0.18μm铜金属双重镶嵌工艺中空间成像套刻精度分析(二)

(续)

2 利用CD-SEM的OVERLAY度量

对于我们所进行的Overlay精度研究而言，找到一种适当、独立的基准测量方法非常重要。CD-SEM(线宽—扫描电子显微镜)方法因其自动化性能和较高的产出率，而被认为是适合于Overlay测量的方法(在研究中我们使用了KLA8100XP CD-SEM)。与光学的Overlay度量方法相比较，CD-SEM方法能够获得更高的放大倍率，而且还能够直接实施对裸晶结构的Overlay测量。尽管存在很多的局限性，我们还是会重视这一方法。

通常光学透明的薄膜对电子束是不透明的，这意味着通过CD-SEM，是无法看到被薄膜(叠层)覆盖前一阶段的工艺层(基准boxes)，因此对DI-Over-lay测量是不可行。同样也不可能实施FI-Overlay测量，但是如果设计的结构能够在CD-SEM图形中显示出当前层和前一阶段工艺层的边界，则可以通过测量如图7所示a和b的距离来获得Overlay信息。

为了将这一简单有效技术作为基准，需要考虑或者量化下列潜在的误差源，这些误差源可能会影响Oveday结果的正确性：

(1)电子束与取样的交互作用，如充电或炭污染；
(2)x轴和y轴扫描的非正交性；
(3)x轴和y轴放大倍率的差分(纵横比)；
(4)束队列。

当通过相同的扫描信号获得a和b的距离时，误差源Effect#1的影响能够被降低到最小。因此所有的影响边界都将等同于充电或被污染。误差源#2和#3对CD-SEM设备参数是至关重要的，需要在公差范围内受到严格的监控和维护，以保证正常的CD-SEM操作。在Overlay测量开始之前，要仔细检查每种情况下的束队列(即#4)。

还有一个需要了解清楚的问题，在Overlay的CD-SEM度量方法中，TIS是否还是一个需要重视的系统问题?为了回答这——问题，我们对Poly Gate层的裸晶结构实施了TIS测量。正如所期望的座Overlay的CD-SEM度量中，TIS值已经很小了(见表3)。因此，在所有的试验中，都无需针对TIS修正Overlay的CD-SEM测量结果。

在下一步验证作为基准的OverlayCD-SEM测量方法时，分别采用光学的Overlay工具和CD-SEM，测量了分割线中的标准Overlay对象。尽管如此大型的结构并不能与CD-SEM完全匹配，但还是在Poly Gate创建了Fl-Overlay和CD-SEM度量方法之间的相关性(如图8所示)。注意在本实验中，为了扩大Overlay的范围，在曝光仪作业中特别提出了晶圆的旋转Oveday误差概念。初期在考虑以光学的FI-Overlay测量为基准时，可以视我们的结果为辅助标准。

项目进行到此，即可顺理成章地继续进行裸晶的Overlay测量了。出乎我们的意料之外，在裸晶布局内难以找到满足以下需求的合理结构：

(1)直边和平行边对称的结构，可见于CD-SEM中，而且当前层和前一阶段工艺层的边界对称，x轴和y轴方向的边界对称(见图7)：
(2)要在与分割线的Overlay足够近(1mm之内)的区域范围内能够找到相同的结构。

由于其它层也缺乏这样的结构，那么芯片内Overlay测量只能在PolyGate层实施。我们选择的Poly Gate结构，紧邻分割线上标准光学Overlay对象。分割线上光学的Oveday测量结果与Poly Gate层Overlay CD-SEM测量结果的比较如图9所示。这些数据中也来源于引入了旋转误差的晶圆。

从图9可以观察到一条相当合适的配合，近乎统一的斜线，而且截距均小于10nm。线性配合的最大变化值为15-20nm。让我们感到振奋的首先是光学Overlay测量与Poly Gates Overlay的差值很小但又不为零。因此，我们希望通过以光学Overlay测量为依据计算出内部区域曝光仪的模板参数，并利用这一模板推算Poly Gate位置的Overlay，进而减少它们的差值。但是这些推算有时会使情况变得更糟。

上文的图8表明同一结构上光学和CD-SEM度量之间存在很好的统一。由于Overlay和器件本身不同的尺寸要采用不同的光刻布局，光刻误差可能会成为另一个导致分割线—裸晶误差的潜在发生源，即第三类Pattern Placement Error(图形分布误差)。对于定量分析，通过两个基准模型生成了内部区域Overlay的模板：一个是以光学Overlay的度量为基础，另一个是以Poly Gate Overlay的CD-SEM度量为基础。然后计算出两个结果的差别，最后以图10的形式表现出来。这样最大差值就变为18nm，以此表示两种结构之间由组合的图形布局误差引起的Overlay差值，进而生成分割线—裸晶误差。导致光学的Overlay测量和裸晶测量之间存在差值的原因是在曝光过程中镜头必须要保持不变。依此类推，由其它因素如光刻或CMP引起的某些差值仍然存在，但还没有被明确地定义。

3 精度总结

关于精度影响因素的研究结果总结如表4所示。图11中表示的是对PolyGate测试的图形结果。从图中可以看出，最大的影响因素是分割线—裸晶的差值，其次是工具—工具的匹配程度以及DI／FI Bias。另外，与工具相关的因素变小了。

4 总结

本文探讨了对Overlay的精度所进行的研究，并量化了0．18μm设计标准的铜金属双重镶嵌技术的生产工艺过程。而且评估了从个别误差发生源到整个误差范围对精度的影响水平。

本项目完成了裸晶结构Overlay度量方法的测试。为了完全利用特别的Overlay CD-SEM测量，必须在逻辑器件的布局中实施标准化的芯片内overlay度量结构。在未来的CD-SEM软件版本中添加特定的Overlay CD-SEM功能可能会有所帮助。

所有影响精度的主要因素(分割线—裸晶差值、DI／FIBias、工具与工具的匹配程度)都在20．nm以内。特别是分割线与裸晶测量间的差值均小于18nm，表明无论是大型度量对象还是小型器件图形，曝光仪中由图形尺寸引起的布局误差以及工艺水平的影响都得到了很好的控制。然而光刻技术的影响程度如Pattern Placement Error依然取决于器件尺寸。对于0．18μm设计规则，此影响还不是很严重，但对于至少100nm的设计规则，特性最小为10nm的、Overlay预测控制在40nm或更小的情况下，Pattern Placement Error(图形布局误差)将对整个Overlay误差产生重要的影响。因此，设计者应该重新考虑Overlay的分割线设计。

5 致谢

在此作者谨向KLA-Tencor的Laurence Clodic和JoergThuemmel的支持表示感谢。同时也对Elyakim Kassel在讨论和数据分析中的帮助深表谢意。