黑白CMOS图像传感器OV9120的原理及应用

文章摘要：三相写数据就变成了两相写数据。由于本系统只需对有限个不连续寄存器的数据进行更改，而对全部寄存器都加以配置会浪费很多时间和资源，所以，可以只对需要更改数据的寄存器进行写数据。而对于每一个变化的寄存器，则都采用三相写数据的方法。系统配置完毕后，将进行图像数据的采集。在采集图像的过程中，最主要的是判别一帧图像数据的开始和结束时刻。在仔细研究了ＯＶ９１２０输出同步信号（ＶＳＹＮＣ是垂直同步信号、ＨＲＥＦ是水平同步信号、ＰＣＬＫ是输出数据同步信号）的基础上，用ＶＨＤＬ语言便可实现采集过程起始点的精确控制。ＶＳＹＮＣ的上升沿表示一帧新的图像的到来，下降沿则表示一帧图像数据采集的开始（ＣＭＯＳ图像传感器是按

黑白CMOS图像传感器OV9120的原理及应用,标签：传感技术知识,传感器与检测技术,http://www.88dzw.com
三相写数据就变成了两相写数据。由于本系统只需对有限个不连续寄存器的数据进行更改，而对全部寄存器都加以配置会浪费很多时间和资源，所以，可以只对需要更改数据的寄存器进行写数据。而对于每一个变化的寄存器，则都采用三相写数据的方法。

系统配置完毕后，将进行图像数据的采集。在采集图像的过程中，最主要的是判别一帧图像数据的开始和结束时刻。在仔细研究了ＯＶ９１２０输出同步信号（ＶＳＹＮＣ是垂直同步信号、ＨＲＥＦ是水平同步信号、ＰＣＬＫ是输出数据同步信号）的基础上，用ＶＨＤＬ语言便可实现采集过程起始点的精确控制。

ＶＳＹＮＣ的上升沿表示一帧新的图像的到来，下降沿则表示一帧图像数据采集的开始（ＣＭＯＳ图像传感器是按列采集图像的）。ＨＲＥＦ是水平同步信号，其上升沿表示一列图像数据的开始。ＰＣＬＫ是输出数据同步信号。ＨＲＥＦ为高电平即可开始有效地数据采集，而ＰＣＬＫ下降沿的到来则表明数据的产生，ＰＣＬＫ每出现一个下降沿，系统便传输一位数据。ＨＲＥＦ为高电平期间，系统共传输１２８０位数据。也就是说：在一帧图像中，即ＶＳＹＮＣ为低电平期间，ＨＲＥＦ会出现１０２４次高电平。而下一个ＶＳＹＮＣ信号上升沿的到来则表明分辨率１２８０×１０２４的图像采集过程的结束。

实现采集的软件设计可在ＭＡＸ＋ｐｌｕｓＩＩ环境中实现。软件设计的主要工作是ＣＰＬＤ对ＯＶ９１２０的配置。在开始充电时，首先对系统进行初始化。ＣＰＬＤ的全局时钟可用２４ＭＨｚ的晶振电路产生。配置时首先配置ＳＣＣＢ，配置完毕后将ＳＣＣＥ置１。当接收到ＤＳＰ的开始采集信号后，根据同步信号的状态来判定是否开始采集数据，采集数据的同时可将数据送往ＳＲＡＭ。当ＤＳＰ接收到ＣＰＬＤ的读取信号后，即可开始读取数据，并在ＤＳＰ中完成图像的处理。采集处理的部分主程序如下：

ｒｅｓｅｔ２：ｐｒｏｃｅｓｓ（ｒｅｓｅｔ_ｉ,ｎ１,ｃｌｋ)

ｂｅｇｉｎ

ｉｆ ｒｅｓｅｔ_ｉ＝‘０’ｔｈｅｎ ｓｃｃｅ_ｐ＜＝‘１’；

ｅｌｓｅ

ｉｆ（ｎ１＝‘１’ ｏｒ ｍ１＝‘１’）ｔｈｅｎ

ｓｃｃｅ_ｐ＜＝‘１’;

ｅｌｓｅ ｓｃｃｅ ｐ＜＝‘０’;

ｅｎｄ ｉｆ;

ｅｎｄ ｉｆ;

ｅｎｄ ｐｒｏｃｅｓｓ ｒｅｓｅｔ２;

ｃｌｋ１: ｐｒｏｃｅｓｓ(ｎ１,ｃｌｋ)

ｖａｒｉａｂｌｅ ａ: ｉｎｔｅｇｅｒ ｒａｎｇｅ ２５４ ｔｏ ０;

ｂｅｇｉｎ

ｉｆ(ｓｉｏ_ｃ_ｓｔａｒｔ＝‘０’ ＯＲ ｎ１＝‘１’) ｔｈｅｎ

ｑ＜＝‘１’;ａ:＝０;

ｅｌｓｅ

ｉｆ(ｃｌｋ＇ｅｖｅｎｔ ａｎｄ ｃｌｋ＝‘１’) ｔｈｅｎ

ｉｆ(ｓｉｏ_ｃ ｓｔａｒｔ＝‘１’ ａｎｄ ｎ１＝‘０’) ｔｈｅｎ

ｉｆ ａ＜２５４ ｔｈｅｎ; ａ:＝ａ＋１;

ｅｌｓｅ ａ:＝１;

ｅｎｄ ｉｆ;

ｉｆ ａ＜１２７ ｔｈｅｎ ｑ＜＝‘０’;

ｅｌｓｅ ｑ＜＝‘１’; ｅｎｄ ｉｆ;

ｅｎｄ ｉｆ;

ｅｎｄ ｉｆ;

ｅｎｄ ｉｆ;

ｅｎｄ ｐｒｏｃｅｓｓ ｃｌｋ１;

ｌｏｃｋ:ｐｒｏｃｅｓｓ(ｓｉｏ_ｃ_ｓｔａｒｔ,ｑ)

上一页  [1] [2] [3] [4] [5]  下一页