当前位置：成功流片的可靠途径
[09-12 17:55:19] 来源：http://www.88dzw.com 单片机学习 阅读：8823次
文章摘要：I/O是ASIC的重要部分，因此理解在原型设计阶段能用FPGA模拟什么功能是很重要的。在ASIC，I/O管脚用单元库中可用的单元来例化。通常，在FPGA中I/O是成组的，支持多种不同的标准，关键是要符合专用高速I/O的需求。在FPGA有不同类型的互连进行布线，开发工具中的编译器会在不同情况使用不同的互连，同时也考虑时钟的分布。Stratix II FPGA也有大量的高性能PLL供选用，它们有极好的抖动性能。Stratix II FPGA具有大量的高性能DSP块，将乘法器和累加器集成在一起形成多用途应用方式。DSP块可配置为9 9，18 18或36 36乘法器，可级联为更大的操作。它也有可选择的
成功流片的可靠途径,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.comI/O是ASIC的重要部分，因此理解在原型设计阶段能用FPGA模拟什么功能是很重要的。在ASIC，I/O管脚用单元库中可用的单元来例化。通常，在FPGA中I/O是成组的，支持多种不同的标准，关键是要符合专用高速I/O的需求。
在FPGA有不同类型的互连进行布线，开发工具中的编译器会在不同情况使用不同的互连，同时也考虑时钟的分布。Stratix II FPGA也有大量的高性能PLL供选用，它们有极好的抖动性能。
Stratix II FPGA具有大量的高性能DSP块，将乘法器和累加器集成在一起形成多用途应用方式。DSP块可配置为9 9，18 18或36 36乘法器，可级联为更大的操作。它也有可选择的输入、输出或流水线寄存器，获得最大的性能。这种类型的硬IP通常在ASIC中也是没有的。因此，如果在原型设计过程中需要最大的实时性能，推荐从最初的ASIC设计开始进行修改。
重要的是要谨记ASIC中实现的组合逻辑通常比FPGA快，主要是因为ASIC精细的架构允许更细致的布线。FPGA可编程走线结构相对于ASIC的细致走线限制了逻辑级数。另一方面，包括I/O、存储器和DSP的关键路径也有相同的性能。因此，如果记住根据FPGA架构开发RTL代码，那么就能够获得最大性能的FPGA。在面积对成本优化中，ASIC的缩放是连续的，而在FPGA中是步进式的。二者之间的优化技术有一些不同：
ASIC
缓冲区大小
微小的布局和布线变化
单元交换
FPGA
复制逻辑
时序平衡
重构路径
即使FPGA在RTL阶段和布局布线阶段之间的时序估计没有很好的相关性，但是验证阶段没有很严格的要求，无需DFT（测试设计）和测试程序生成。这能很容易地满足50%以上的设计时间需求，可以大大改善整个开发进度。
ASIC和FPGA设计流程
不同见图2。
ASIC工具通常是脚本驱动的。在ASIC设计流程的布局布线阶段，需要进行时钟树综合和信号完整性检查。在Sign off送厂下单之前，还要进行布局后的静态时序分析和等效性检查这两个必备的阶段。在FPGA流程中，一旦STA完成后，设计通常可下载到FPGA上，立即进行在系统验证，几个小时内就可以修正错误。ASIC和FPGA在布局布线阶段上有很大的差别。在ASIC中，尤其是亚洲客户，P&R通常由设计公司或ASIC厂商完成。这时设计控制交给第三方。
FPGA的验证可视为简化的ASIC验证。因为基本的功能在仿真中经验证就可以开始在系统验证，所以在FPGA中没有一些子阶段，而ASIC的源码功能要经过细致的验证。片内调试工具如Altera的SignalTap II（嵌入式逻辑分析仪）和SignalProbe（将内部节点连到未用的I/O管脚）能用来加快调试过程。这个阶段之后，用户能够继续增加DRT到ASIC源码中。
FPGA原型设计的考虑
最初的ASIC设计可根据FPGA架构分成I/O、存储器、IP和逻辑模块。门的数量应该包括IP和逻辑。假定每个LUT/FF平均对应12个ASIC门。
用户需要决定设计中使用的I/O数量，包括一些额外I/O，这样内部接口可以引出来观察。Altera工具套件提供了SignalTap功能，它也可以通过JTAG口进行调试，将逻辑分析仪安装到芯片中，I/O标准和时钟数量的需求也要列出来。因为I/O组的限制，有时需要选择未优化的FPGA器件。和ASIC不同，每个VDD/GND对的数量和SSO的布局对FPGA来讲不是问题。高速I/O应该进行这样的布局，使得PCB上的互连和跨交最少，简化了PCB走线。
FPGA和ASIC之间的存储器大小和类型可以相对容易地对应匹配。FPGA支持同步存储器获得最大的性能。这在编码过程中必须考虑。推荐选用FPGA中最快的速度等级。如果这不可行，那么首先建立一个最差数据通道电路的小型设计进行基准测试，获得对性能的判断。
总结
FPGA有许多ASIC不具备的独特的特性。通过利用FPGA架构通常能增强性能。逻辑和物理综合步骤在整个过程中是很重要的。它控制了最终的原型设计性能。也便于过程中进行细致的调整。
使用FPGA的实时原型设计是快速和成功地进行ASIC设计的重要元素。这种方式不能轻率地进行。尤其在将来的工艺点上ASIC开发费用日益增长情况下，情况更是如此。