基于C*SoC200的32位税控机专用系统芯片设计

文章摘要：摘 要：本文首先介绍了一个32位嵌入式税控机专用系统芯片C3118的功能、结构和特点，然后分析了一个自动化程度很高的SoC设计平台——C*SoC200，对该平台的主要结构和功能进行了分析。关键词：IP；SoC；平台；仿真引言2003年7月，中国国家质量监督检验检疫总局发布了由税控机国家标准制定委员会制定的税控收款机国家标准。并将陆续出台一系列的管理法规。为了满足国家标准的要求，各税控机生产厂家都在积极使用32位MCU开发符合新规范的税控机。而32位的嵌入式税控机专用芯片的设计就成了目前税控机技术发展的关键。苏州国芯科技有限公司研发了一款32位税控机专用嵌入式系统芯片——CC3118，从而

基于C*SoC200的32位税控机专用系统芯片设计,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com
摘 要：本文首先介绍了一个32位嵌入式税控机专用系统芯片C3118的功能、结构和特点，然后分析了一个自动化程度很高的SoC设计平台——C*SoC200，对该平台的主要结构和功能进行了分析。
关键词：IP；SoC；平台；仿真

引言
2003年7月，中国国家质量监督检验检疫总局发布了由税控机国家标准制定委员会制定的税控收款机国家标准。并将陆续出台一系列的管理法规。为了满足国家标准的要求，各税控机生产厂家都在积极使用32位MCU开发符合新规范的税控机。而32位的嵌入式税控机专用芯片的设计就成了目前税控机技术发展的关键。
苏州国芯科技有限公司研发了一款32位税控机专用嵌入式系统芯片——CC3118，从而大大推进了税控机的核心技术。以32位嵌入式处理器C*Core为核心的SoC设计平台是一个功能强大、自动化程度高的SoC仿真验证平台。该平台是针对SoC的难点而设计的，使用方便，能大大缩短SoC设计的周期，而C*SoC200是支持C*Core (M*Core)310的最新SoC设计平台，CC3118就是用该平台开发的一个SoC产品。

CC3118系统芯片
CC3118的温度范围从-40℃ 到85℃，最大工作频率为60MHz。CC3118把一个功能强大的RISC C310处理器、外围模块以及接口逻辑整合在一起，从而提高了整个系统的性能，同时减少了系统组件的数量，简化了系统开发难度，提高了应用系统的性价比。CC3118 的结构框图见图1。
从图中可以看到，CC3118中处理器核为C310，C*CORE C310S是完全可综合的32位嵌入式RISC CPU。主要特点包括：低功耗、高性能、高代码密度。特别适用于手提设备(PDA、移动电话)、通讯设备(无线局域网、路由器)、汽车工业(ABS、安全气囊、电喷控制、刹车控制)、家用电器以及众多的工业过程控制。与C210DS相比，C310S通过集成整数阵列乘法器、增强流水线的存取操作、加大指令缓冲，扩展了C210DS系列的指令集与功能。
从上面可以看到，CC3118是一个规模很大的高性能系统芯片，如果没有一个很好的SoC设计平台，要完成该芯片的设计将是非常困难的，而苏州国芯的SoC设计平台C*SoC200则很好地解决了该问题。

C*SoC系统芯片仿真验证平台
C*SoC是CDK(ChinaCore Development Kit)技术转让包的重要组成部分。应用C*SoC200平台，SoC 设计者可以更加专注于开发高附加值的面向应用的IP 模块。C*SoC200不仅能够快速建立SoC工程，还提供一个灵活、开放的验证环境，降低验证工作量。因此，逻辑仿真与验证是该平台的主要功能。如图2所示，C*SOC 平台可以用在芯片设计流程的行为仿真、综合后门级仿真以及布局后仿真三个环节中。
C*SoC设计平台以SoC的设计方法为流程，并利用EDA自动化设计工具。平台主要包含两部分：第一部分是以C*Core的三种设计模型(行为模型、时序模型和版图模型)和C*Bus总线构成的SoC芯片设计数据库。库内还包含了多个IP模块，比如中断控制、看门狗、I/O接口、同步及异步的串口、时钟等等。这是依据IP重用的设计方法设计的，因此，基于该平台以增减IP模块可以事半功倍，在短期内完成芯片设计。
第二部分是支持自动化设计的软件环境。在SoC设计中最花时间的是仿真和验证，而且在设计流程中，有三种类型的仿真和验证：综合之前的RTL设计仿真和验证；综合之后的门级仿真验证；版图设计完成后的后仿真和验证。SoC设计平台能自动架构验证平台，并且有测试和误差报告功能，可帮助工程师准确地解决设计时所面临的问题。为了便利并缩短仿真的时间，SoC设计平面在仿真时能混合使用多种设计语言，如RTL、门级和网级。例如，工程师增加新的IP模块到芯片中时，只有新模块用门级，而其他重用的部分就可使用RTL的描述，以加快仿真的速度。
C*SoC200是针对SoC的难点而设计的，使用方便，能大大缩短SoC设计的周期。通过该平台不但能验证单个IP的正确，而且能从系统的角度，在整个芯片的水平上进行软/硬件的协同验证，保证SoC 芯片功能得到充分验证。C*SoC 有效支持不同层次的仿真，如RTL、门级、功能模型等。同时，C*SoC 还可以支持不同层次IP的混合仿真。C*SoC平台支持Testbench 的重用。在C*SoC 中提供了多个通用的IP 模块，同时提供了丰富的功能验证模块，可以节省设计者宝贵的时间。在C*SoC中提供C*Bus，通过C*Bus可以很轻松地集成各种IP 模块。C*SoC 平台中包括Master 和Slave 等验证模式。C*SoC 的结构设置考虑了SoC 设计团队的分工。整个平台的目录结构清晰，分工明确。图3描述了SoC的仿真和验证环境。

[1] [2]  下一页