基于单片机控制的带锁相环三路智能同步采集卡设计

文章摘要：从图３可知：ＶＣＯ的输出可以经由一除法器进行Ｎ分频后，再送至相位比较器Ⅰ，并进而与ＶＩ进行相位比较，最后使ｆ２′＝ｆ１，二者的相位差恒定，从而实现锁相。由于ｆ２′＝ｆ２／Ｎ＝ｆ１，可推得：ｆ２＝Ｎｆ１，由此表明：尽管从局部看使用除法器完成的是分频，但就锁相环整体而言却是实现Ｎ倍频。本文作者正是利用ＣＤ４０４６的这一特性并配以三片可编程计数器芯片ＭＣ１４５２２构成１２０倍频器（见图４），从而实现三路信号在一个周波内完成１２０点同步采集。2 系统设计2.1 硬件设计结合上述图１所示的系统硬件结构组成框图及测试性能要求，本系统选用当前较为流行的集成度较高的嵌入式８位单片机８７Ｃ１９６ＮＴ作为主控器（

基于单片机控制的带锁相环三路智能同步采集卡设计,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com

　　从图３可知：ＶＣＯ的输出可以经由一除法器进行Ｎ分频后，再送至相位比较器Ⅰ，并进而与ＶＩ进行相位比较，最后使ｆ２′＝ｆ１，二者的相位差恒定，从而实现锁相。由于ｆ２′＝ｆ２／Ｎ＝ｆ１，可推得：ｆ２＝Ｎｆ１，由此表明：尽管从局部看使用除法器完成的是分频，但就锁相环整体而言却是实现Ｎ倍频。本文作者正是利用ＣＤ４０４６的这一特性并配以三片可编程计数器芯片ＭＣ１４５２２　构成１２０倍频器（见图４），从而实现三路信号在一个周波内完成１２０点同步采集。

2 系统设计

2.1 硬件设计

　　结合上述图１所示的系统硬件结构组成框图及测试性能要求，本系统选用当前较为流行的集成度较高的嵌入式８位单片机８７Ｃ１９６ＮＴ作为主控器（并扩展了一片ＥＰＲＯＭ－２７６４），Ａ／Ｄ转换器采用性价比较高且内含由三态缓冲器和锁存器的１２位ＡＤ１６７４集成芯片通过三片采样／保持器新片ＬＦ３９８以及多路转换开关ＣＤ４０５１和ＣＤ４０５２的有机组合实现三路信号的同步采集以及ＡＤ１６７４分时转换和量程的自动改变１２０倍频器由ＣＤ４０４６集成锁相环芯片和整型放大器４０６９及三片可编程计数器ＭＣ１４５２２组成；另外在通讯接口的设计上选用了当前较为流行的ＣＡＮ串行通信接口。其硬件接线结构图见图４。

2.2 120分频器设计

　　根据系统要求（在一个周期内完成三路共１２０点采集），本系统选用了锁相环芯片ＣＤ４０４６和三片可编程计数器芯片（ＭＣ１４５２２），其中三片ＭＣ１４５２２按图５所示接线图连接。图中个位所示计数器芯片的输入端（ＣＰ端）接从第三路取样后经４０６９放大器放大、滤波、整形后的输出信号而其输出接４０４６的ＰＨＩ１端。总的分频系数Ｎ＝１００Ｎ１＋１０Ｎ２＋Ｎ３，因此，只需给三片计数器置以相应的计数值便可实现相应的分频系数。本系统要求Ｎ＝１２０，根据接线图可以分别向百位／十位／个位置计数值１、２、０（即通过单片机向其数据输入端送二进制０００１、００１０、００００）便可实现１２０倍的分频，而对于整个锁相环来说则实现了１２０倍频。

2.3 软件设计

　　系统软件部分主要是系统主程序、采集子程序、通讯子程序和数字滤波子程序等设计，其中采集子程序作为中断子程序存在；数字滤波采用递推中值算法；所有程序采用Ｃ语言编写。

　　数据采集技术作为一门基础性和综合性相结合的技术，在当今迅速发展的信息时代里起着“基础性和导向”作用，而随着信息技术、计算机技术、微电子技术、控制技术的快速发展在大力推动数据采集技术发展和大范围应用的同时，也对实现数据采集技术的载体——数据采集子系统提出新的和更高的要求：使其进一步朝着微型化、智能化、柔性化方向发展。为此，结合电力系统参数测试的特点和要求，本文作者在设计“三路快速、高精度同步采集卡”过程中，围绕以提高系统性能的目标从系统结构和采集技术两方面都进行了大胆的探索和尝试。经过测试表明：该“智能采集卡”性能稳定可靠，并具有较好的柔性和智能性，较好地满足了设计指标和测试的要求。

上一页  [1] [2]