微处理器工作原理

文章摘要：在第一个时钟周期，我们需要实际载入该指令。因此，指令解码器需要： 激活程序计数器的三态缓冲区 激活RD线路 激活data-in（读入数据）三态缓冲区 将指令锁存在指令寄存器中 在第二个时钟周期中，对ADD指令进行解码。需要做的工作很少： 将ALU的操作设置为加法 将ALU的输出锁存到C寄存器中 在第三个时钟周期中，程序计数器会进行递增（理论上这个过程与第二个时钟周期是重叠进行的）。 所有指令都会像这样分解成一组有序操作，按照正确的顺序操作微处理器的各个组件。有些指令（例如这条ADD指令）需要2或3个时钟周期即可完成。而其他指令则可能需要5或6个时钟周期才能完成。可用晶体管的数量对处理器性能有巨

微处理器工作原理,标签：电子电路基础,模拟电路基础,http://www.88dzw.com

1. 在第一个时钟周期，我们需要实际载入该指令。因此，指令解码器需要：
   • 激活程序计数器的三态缓冲区
   • 激活RD线路
   • 激活data-in（读入数据）三态缓冲区
   • 将指令锁存在指令寄存器中
2. 在第二个时钟周期中，对ADD指令进行解码。需要做的工作很少：
   • 将ALU的操作设置为加法
   • 将ALU的输出锁存到C寄存器中
3. 在第三个时钟周期中，程序计数器会进行递增（理论上这个过程与第二个时钟周期是重叠进行的）。

所有指令都会像这样分解成一组有序操作，按照正确的顺序操作微处理器的各个组件。有些指令（例如这条ADD指令）需要2或3个时钟周期即可完成。而其他指令则可能需要5或6个时钟周期才能完成。

可用晶体管的数量对处理器性能有巨大影响。如上所述，在8088这样的处理器中，通常要花费15个时钟周期才能执行一条指令。由于乘法器的设计方式，在 8088上进行16位的乘法运算大约需要80个时钟周期。而晶体管越多，就越有可能在一个周期中执行更多的乘法运算。

晶体管数量的增多还使我们能够使用一种称为流水线的技术。在流水线式的体系结构中，指令的执行过程是相互重叠的。所以，虽然需要花费5个时钟周期来执行每条指令，但是可以同时执行5条指令的各个阶段。这样，表面看起来在每个时钟周期内即可执行完一条指令。

许多现代的处理器具有多个指令解码器，每一个都有自己的流水线。这样便存在多个指令流，也就是说每个时钟周期可以完成多条指令。但是这种技术实现起来非常复杂，因此需要使用大量的晶体管。

发展趋势

处理器设计的发展趋势主要是：完全32位的ALU（内置快速浮点处理器）和多指令流的流水线式执行方式。处理器设计的最新进展是64位ALU，预计在下一个十年中家用PC就会用上这种处理器。此外，还存在为处理器添加可高效执行某些操作的特殊指令（例如MMX指令）的趋势，以及在处理器芯片中增加硬件虚拟内存支持和L1缓存的趋势。所有这些趋势都进一步增加了晶体管的数量，导致现在的处理器包含数千万个晶体管。而这些处理器每秒大约可以执行十亿条指令！

64位处理器

64位处理器在1992年就已经开发成功，预计它们在21世纪将逐步成为主流产品。I英特尔和AMD都开发出了64位芯片，Mac G5也是一款64位处理器产品。64位处理器具有64位ALU、64位寄存器、64位总线等等。

人们需要64位处理器的原因之一是它们具有更大的地址空间。32位芯片通常只能访问最大2GB或4GB的RAM空间。这听起来似乎是一个很大的空间，是因为当前的大多数家用计算机只配备了256MB到512MB的RAM。但是，对于服务器和运行大型数据库的计算机来说，4GB的内存空间限制是一个严重问题。而且，即使是家用计算机，如果按照当前趋势继续发展，也很快会遇到2GB或4GB限制这个问题。64位芯片则不存在上述限制，因为在可以预见的未来，64位RAM地址空间都可以说是一个无限大的地址空间——2^64字节的RAM大概相当于十亿吉字节的 RAM。

凭借64位地址总线以及主板上宽阔的高速数据总线，64位计算机还可以为硬盘驱动器和显卡这样的设备提供更快的I/O（输入/输出）速度。这些特点可极大地提升系统的性能。

服务器肯定会受益于64位技术，但是它对于普通用户有何意义呢？除了解除RAM限制之外，目前我们还不是很清楚64位芯片能够为普通用户提供那些切实的好处。但是它们可以更快地处理数据（能够计算很复杂的实数）。进行视频编辑和处理超大图像的人会受益于这种强大的计算能力。高端游戏也会从中受益，但是需要对它们进行重新编码以利用64位技术。而阅读电子邮件、浏览网络和编辑Word文档的人实际则不需要使用这种处理器。<-- Page Break -->

上一页  [1] [2] [3] [4] [5]