基于FPGA的UART设计与实现

文章摘要：应特别注意的是当利用SignalTapⅡ进行测试工作结束后，在生成最终产品前，应将SignalTapⅡ从芯片中除去，以免占用额外的资源，然后再重新编译下载。全程编译后报告消耗逻辑单元142个，只占芯片总资源的2％，没有占用芯片的存储单元和PLL单元，对于一个中大规模的FPGA芯片而言这是非常少的资源消耗。3 结语基于FPGA设计和实现UART，可以用片上很少的逻辑单元实现UART的基本功能。与传统设计相比，能有效减少系统的PCB面积，降低系统的功耗，提高设计的稳定性和可靠性，并可方便地进行系统升级和移植。本设计具有较大的灵活性，通过调整波特率发生器的分频参数，就可以使其工作在不同的频率。采用1

基于FPGA的UART设计与实现,标签：eda技术,eda技术实用教程,http://www.88dzw.com

　　应特别注意的是当利用SignalTapⅡ进行测试工作结束后，在生成最终产品前，应将SignalTapⅡ从芯片中除去，以免占用额外的资源，然后再重新编译下载。全程编译后报告消耗逻辑单元142个，只占芯片总资源的2％，没有占用芯片的存储单元和PLL单元，对于一个中大规模的FPGA芯片而言这是非常少的资源消耗。

　　3 结语

　　基于FPGA设计和实现UART，可以用片上很少的逻辑单元实现UART的基本功能。与传统设计相比，能有效减少系统的PCB面积，降低系统的功耗，提高设计的稳定性和可靠性，并可方便地进行系统升级和移植。

　　本设计具有较大的灵活性，通过调整波特率发生器的分频参数，就可以使其工作在不同的频率。采用16倍波特率的采样时钟，可以实时有效探测数据的起始位，并可对数据位进行“对准”中央采样，保证了所采样数据的正确性。该模块可以作为一个完整的IP核移植进各种FPGA中，在实际应用时可嵌入到其他系统中，很容易实现和远端上位机的异步通信。

上一页  [1] [2] [3]