高速电路的设计技巧(推荐)
[08-09 21:16:56] 来源:http://www.88dzw.com 布线技巧与EMC 阅读:8376次
文章摘要:3.2信号的过冲与下冲影响信号完整性的另一个表现是信号线中出现的过冲与下冲电平信号,这些信号有时远远超过电源电压范围,严重时会造成对器件的损坏。过冲与下冲的来源一般有2方面:走线过长和信号的电平信号转换太快。3.3信号延时过多信号的延时会导致电路的时序出错和功能混乱。信号延时一般表现为信号在逻辑电平的高与低门限之间变化时没有及时的跳变,因而电平信号会保持较长时间的恒定,使信号电平转换滞后。信号延时产生的原因是驱动过载或者是走线过长。3.4信号振荡信号震荡表现为信号在逻辑电平的高与低门限之间变化时不成单调变化趋势,而是出现来回的震荡。设计电路时如果系统中信号线走线过长、负载过重或信号与信号之间出
高速电路的设计技巧(推荐),标签:布线,emc是什么意思,http://www.88dzw.com3.2信号的过冲与下冲
影响信号完整性的另一个表现是信号线中出现的过冲与下冲电平信号,这些信号有时远远超过电源电压范围,严重时会造成对器件的损坏。过冲与下冲的来源一般有2方面:走线过长和信号的电平信号转换太快。
3.3信号延时
过多信号的延时会导致电路的时序出错和功能混乱。信号延时一般表现为信号在逻辑电平的高与低门限之间变化时没有及时的跳变,因而电平信号会保持较长时间的恒定,使信号电平转换滞后。信号延时产生的原因是驱动过载或者是走线过长。
3.4信号振荡
信号震荡表现为信号在逻辑电平的高与低门限之间变化时不成单调变化趋势,而是出现来回的震荡。设计电路时如果系统中信号线走线过长、负载过重或信号与信号之间出现串绕都会造成这种现象发生。
3.5多次跨越逻辑电平门限错误
信号在跳变的过程中,可能多次跨越逻辑电平门限,从而导致这一类型错误的产生。多次跨越逻辑电平门限错误是信号振荡的一种特殊形式,即信号振荡发生在逻辑电平门限附近,多次跨越逻辑电平门限肯定会导致逻辑功能紊乱。电容性负载过重、电感性负载过重及布线过长都可能造成这种情况的发生。
3.6逻辑阀值门限电平错误
一旦信号不能达到必需的逻辑电平高或者是低就会产生逻辑电平阀值门限错误,此时信号可能维持原有的常量信号。产生这种现象的原因有:负载过重、慢速的驱动器或者是信号变化太快。
4、电磁干扰
电器设备的电磁干扰EMI(Electromagnetic Interference)是高速电路设计中又一个应该十分值得重视的方面。EMI在高速电路中的突出表现是数字系统加电运行时,对周围环境辐射出一定的电磁波,从而干扰周围环境中其他电子设备的正常工作。产生EMI的主要原因是电路工作频率太高、信号变化太快以及布局布线不合理等。
信号完整性和EMI方面的考虑不同于常规低速电路设计,以往设计思路往往追求单一信号的最优化,而今天的高速电路设计领域更强调整体性能的最优。低速电路设计中我们往往追求一些关键的信号,如时钟信号的波形最优化,所以许多设计人员在遇到这类信号时会加入施密特触发器或者一些BUF来整形所需信号。而在如今高速电路设计领域,越标准的数字信号,其上升时间与下降时间就越短,信号的跳变就越快 ,包含的高次谐波分量就更多。所有这些高频分量更容易对外产生辐射,最终造成周围信号质量的恶化,使整体信号很难达到最优。所以在高速电路设计中,如果某一信号的电平跳转太快,往往采取的解决方法是加入相应滤波器电路或者RTC(上升时间控制器)电路,使该信号的变化减缓,从而保证整体信号的最优。
Tag:布线技巧与EMC,布线,emc是什么意思,布线技巧与EMC
- 上一篇:电磁干扰的PCB设计方法(推荐)
《高速电路的设计技巧(推荐)》相关文章
- › 高速电路信号完整性问题
- › 高速电路信号完整性仿真问题的分析
- › 高速电路信号完整性建模问题的分析
- › 高速电路信号完整性测量问题的分析
- › 对高速电路设计的几点考虑
- › 什么是高速电路
- 在百度中搜索相关文章:高速电路的设计技巧(推荐)
- 在谷歌中搜索相关文章:高速电路的设计技巧(推荐)
- 在soso中搜索相关文章:高速电路的设计技巧(推荐)
- 在搜狗中搜索相关文章:高速电路的设计技巧(推荐)
分类导航
最新更新