256级灰度LED点阵屏显示原理及基于FPGA的电路设计

文章摘要：CLK为读地址生成电路计数脉冲(外电路提供)，计数地址范围亦为A0~A16, 共128K字节, 其中A0~A9为X方向的像素地址，A10~A13为Y方向的像素地址，即行地址。A14~A16为灰度位数据地址。上述地址 作为RAM的读地址，这些地址的变化规律应符合“19场原理”对地址要求的变化规律，即：A0~A9计满后清零，产生一个行信号即LE信号。LE信号作为A10~A13的计数脉冲，A10~A13计满后清零，产生一个场信号。场信号作为A14~A16的计数脉冲。不过，A14~A16并不是一简单的二进制计数，其规律如表5所示。为了能正确地读取写到RAM中的数据，生成的读地址应按表6所示的方法与RA

256级灰度LED点阵屏显示原理及基于FPGA的电路设计,标签：显示及光电,光电显示技术,http://www.88dzw.com
CLK为读地址生成电路计数脉冲(外电路提供)，计数地址范围亦为A0~A16, 共128K字节, 其中A0~A9为X方向的像素地址，A10~A13为Y方向的像素地址，即行地址。A14~A16为灰度位数据地址。上述地址 作为RAM的读地址，这些地址的变化规律应符合“19场原理”对地址要求的变化规律，即：A0~A9计满后清零，产生一个行信号即LE信号。LE信号作为A10~A13的计数脉冲，A10~A13计满后清零，产生一个场信号。场信号作为A14~A16的计数脉冲。不过，A14~A16并不是一简单的二进制计数，其规律如表5所示。为了能正确地读取写到RAM中的数据，生成的读地址应按表6所示的方法与RAM连接。
读写控制电路的作用是向两组RAM提供读写控制信号，逻辑关系如表7所示。数据输入/输出电路的作用是切换数据的传输方向，如表8所示。
帧切换电路的作用是产生上述电路所需要的切换信号S。实现的方法是，帧同步脉冲V每有效一次，S的逻辑状态翻转一次。帧切换电路保证了两组RAM随V信号不断进行读写转换。
灰度信号生成电路产生被控对象需要的EA信号，它随读地址A14、A15、A16的状态而变化。逻辑关系如表9所示。
依据帧周期Tp=20ms，一帧=19场原理，可得如下计算结果： 场周期Tv=Tp/19=1.05ms; 行周期T=Tv/16=66ms; 输出移位脉冲周期Tcp=T/1024=64ns;输出移位脉冲频率fcp=1/Tcp=15.6MHz。CLK信号频率fclk=fcp=15.6MHz; 实际应用时，选取CLK时钟信号频率为16MHz。
在MAX PLUSII10.0环境下，使用图形和硬件描述语言完成了以上电路的设计。

FPGA选型及仿真结果
由图1可知，FPGA必须提供113个I/O引脚，内部资源、工作频率须满足电路设计要求。采用Altera公司的ACEX1K系列EP1K10QC208-3芯片，该FPGA芯片速度高、价位低、有114个I/O引脚，576个逻辑宏单元，可兼容输入输出电路的TTL电平。仿真结果报告: 引脚利用率达99%，内部逻辑单元利用率达85%，达到了充分利用资源、提高性价比的目的。■

参考文献
1 宋万杰. CPLD技术及应用[M]. 西安. 西安电子科技大学出版社,1999

作者简介：
魏银库，郑州防空兵学院电子教研室主任，硕士生导师。研究方向为计算机的嵌入式应用技术。

上一页  [1] [2]