CMOS集成电路基础知识(长)

[09-08 11:44:44]   来源:http://www.88dzw.com  电路基础   阅读:8547

文章摘要:CMOS是Complementary Metal-Oxide Semiconductor一词的缩写。在业余电子制作中我们经常会用到它,这里系统、详细的介绍一些CMOS集成电路基础知识及使用注意事项。CMOS集成电路的性能及特点功耗低CMOS集成电路采用场效应管,且都是互补结构,工作时两个串联的场效应管总是处于一个管导通,另一个管截止的状态,电路静态功耗理论上为零。实际上,由于存在漏电流,CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW,动态功耗(在1MHz工作频率时)也仅为几mW。工作电压范围宽CMOS集成电路供电简单,供电电源体积小,基本上不需稳压。国产CC4000系列的集成

CMOS集成电路基础知识(长),标签:电子电路基础,http://www.88dzw.com

  CMOS是Complementary Metal-Oxide Semiconductor一词的缩写。在业余电子制作中我们经常会用到它,这里系统、详细的介绍一些CMOS集成电路基础知识及使用注意事项。
CMOS集成电路的性能及特点
  功耗低
  CMOS集成电路采用场效应管,且都是互补结构,工作时两个串联的场效应管总是处于一个管导通,另一个管截止的状态,电路静态功耗理论上为零。实际上,由于存在漏电流,CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW,动态功耗(在1MHz工作频率时)也仅为几mW。
  工作电压范围宽
  CMOS集成电路供电简单,供电电源体积小,基本上不需稳压。国产CC4000系列的集成电路,可在3~18V电压下正常工作。
  逻辑摆幅大
  CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V,VSS=0V时,输出逻辑摆幅近似15V。因此,CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。
  抗干扰能力强
  CMOS集成电路的电压噪声容限的典型值为电源电压的45%,保证值为电源电压的30%。随着电源电压的增加,噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压(当VSS=0V时),电路将有7V左右的噪声容限。
  输入阻抗高
  CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络,故比一般场效应管的输入电阻稍小,但在正常工作电压范围内,这些保护二极管均处于反向偏置状态,直流输入阻抗取决于这些二极管的泄露电流,通常情况下,等效输入阻抗高达103~1011Ω,因此CMOS集成电路几乎不消耗驱动电路的功率。
  温度稳定性能好
  由于CMOS集成电路的功耗很低,内部发热量少,而且,CMOS电路线路结构和电气参数都具有对称性,在温度环境发生变化时,某些参数能起到自动补偿作用,因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路,工作温度为-55 ~ +125℃;塑料封装的电路工作温度范围为-45 ~ +85℃。
  扇出能力强
  扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高,因此电路的输出能力受输入电容的限制,但是,当CMOS集成电路用来驱动同类型,如不考虑速度,一般可以驱动50个以上的输入端。
  抗辐射能力强
  CMOS集成电路中的基本器件是MOS晶体管,属于多数载流子导电器件。各种射线、辐射对其导电性能的影响都有限,因而特别适用于制作航天及核实验设备。
  可控性好
  CMOS集成电路输出波形的上升和下降时间可以控制,其输出的上升和下降时间的典型值为电路传输延迟时间的125%~140%。
  接口方便
  因为CMOS集成电路的输入阻抗高和输出摆幅大,所以易于被其他电路所驱动,也容易驱动其他类型的电路或器件。
CMOS集成电路的工作原理
  下面我们通过CMOS集成电路中的一个最基本电路-反相器(其他复杂的CMOS集成电路大多是由反相器单元组合而成)入手,分析一下它的工作过程。利用一个P沟道MOS管和一个N沟道MOS管互补连接就构成了一个最基本的反相器单元电路如附图所示。图中VDD为正电源端,VSS为负电源端。电路设计采用正逻辑方法,即逻辑“1”为高电平,逻辑“0”为低电平。
CMOS集成电路基础知识(长)
附图中,当输入电压VI为底电平“0”(VSS)时,N沟道MOS管的栅-源电压VGSN=0V(源极和衬底一起接VSS),由于是增强型管,所以管子截止,而P沟道MOS管的栅-源电压VGSN=VSS—VDD。若| VSS—VDD |>| VTP|(MOS管开启电压),则P沟道MOS管导通,所以输出电压V0为高电平“1”(VDD),实现了输入和输出的反相功能。
  当输入电压VI为底电平“1”(VDD)时,VGSN=(VDD—VSS)。若(VDD—VSS)> VGSN ,则N沟道MOS管导通,此时VGSN=0V, P沟道MOS管截止,所以输出电压V0为低电平“0”(VSS),与VI互为反相关系。
  由上述分析可知,当输入信号为“0”或“1”的稳定状态时,电路中的两个MOS管总有一个处于截止状态,使得VDD和VSS之间无低阻抗直流通路,因此静态功耗极小。这便是CMOS集成电路最主要的特点。

Tag:电路基础电子电路基础维修教程知识 - 电路基础