基于MPEG-4视频标准数字视频录像机的设计及实现

文章摘要：通过这种机制，S3C2410可以实现简单的访问AT2042。AT2042与CPU的通信机制如图6所示，CPU对AT2042的控制和访问主要通过AT2042的2个寄存器(status register和command register)和4个FIFO(Tx FIFO，Rx FIFO，Multiplex FIFO和De-Multiplex FIFO)完成。上一页 [1] [2] [3] [4]

基于MPEG-4视频标准数字视频录像机的设计及实现,标签：电子小制作,http://www.88dzw.com

通过这种机制，S3C2410可以实现简单的访问AT2042。

AT2042与CPU的通信机制如图6所示，CPU对AT2042的控制和访问主要通过AT2042的2个寄存器(status register和command register)和4个FIFO(Tx FIFO，Rx FIFO，Multiplex FIFO和De-Multiplex FIFO)完成。

上一页  [1] [2] [3] [4]