基于TMS320DM642的电视跟踪系统设计

文章摘要： DM642视频端口硬件设计 本系统结合DM642特点，利用两个视频端口分别连接视频解码芯片和视频编码芯片( Philp公司的SAA7115和SAA7105H) ，直接搭建成视频采集、显示通道，对于编/解码芯片的编程通过I2C总线进行设定，具体技术可查询相关网站，本文侧重说明本系统的设计思路。 图2视频采集与显示主要硬件电路 图2是本系统的视频采集与显示的主要硬件电路，由于DM642本身为视频/图像处理设计，其内部高度集成了视频采集单元和显示单元，支持主流编解码芯片，有效地简化了外围电路，这里需要说明的有：1)本系统视频数据输入采用彩

基于TMS320DM642的电视跟踪系统设计,标签：电子小制作,http://www.88dzw.com

        DM642视频端口硬件设计 

        本系统结合DM642特点，利用两个视频端口分别连接视频解码芯片和视频编码芯片( Philp公司的SAA7115和SAA7105H) ，直接搭建成视频采集、显示通道，对于编/解码芯片的编程通过I²C总线进行设定，具体技术可查询相关网站，本文侧重说明本系统的设计思路。 

图2视频采集与显示主要硬件电路
       
         图2是本系统的视频采集与显示的主要硬件电路，由于DM642本身为视频/图像处理设计，其内部高度集成了视频采集单元和显示单元，支持主流编解码芯片，有效地简化了外围电路，这里需要说明的有：

1)本系统视频数据输入采用彩色PAL制式，输出为黑白PAL制式，中间采用YUV422编码，数据位为8位。

2)DM642的视频端口0 (Video Port0)及其配套的控制信号首先经过信号保持及收发转换电路，之后连接解码芯片SAA7115 对应引脚。本系统适用于所有主要的标准合成视频，通过I²C总线控制其内部寄存器进行功能选择，具体操作函数封装于软件驱动部分。

3)DM642的视频端口2 (Video Port2)被用作视频显示，这个编码器可以进行RGB、HD、NTSC、PAL编码，通过编程也可对S端子视频编码。其编程也通过I²C总线进行。

4)类似解码电路，DM642视频端口2可以直接连接编码芯片， 但本系统编码显示电路通过一片FPGA (XiL inx XC2S300E ) 连接DSP 与编码器( Philp公司的SAA7105) ， 一方面对待显的视频信号叠加字符、波门等信息， 另一方面用来对各种控制信号进行逻辑处理， 充分利用FPGA空间， 避免了额外的逻辑控制电路。

5)DM642视频端口控制信号与编码解码芯片控制信号主要有行同步、场同步和时钟信号，特别是注意保证视频信号的33Ω匹配电阻。 

        DM642视频操作的软件设计 

        考虑到通用性和兼容性，在本系统中DM642的视频端口部分的驱动程序分为两个部分：针对视频端口的通用驱动部分和针对视频处理外设的专用驱动部分。前者对于固定型号的DSP是固定的，由TI公司提供，用户不需要改动;后者则取决于与用户设计的视频外设，一般只与外设硬件相关，其相关参数、函数由用户封装。两者通过DSP内部的扩展设备控制器(EDC)连接为一体，共同负责视频信号的采集、传输、处理。 

        对于TI的DSP开发环境CCS而言，上述两部分驱动可被进一步封装成为FV ID ( frame video)驱动模型，它作为一种针对视频端口操作的通用I/O模型，主要包含下列两大类函数模型：

1)通用驱动部分，主要完成DSP芯片对其视频端口的配置读写等操作。主要分为整体端口配置、单个采集/显示通道配置、视频端口中断配置几类，其参数类型存储于Vport. h、VportCap. h、VportDis.h、Vport. h中的对应结构体中，用户开发程序中可参考文献[ 1 ]选取恰当的参数。

2)专用驱动部分，主要任务是视频编码/解码芯片的初始化操作和工作模式选择，例如，本系统采用PHILP公司的SAA7105、SAA7115 作为视频编码/解码器，就需要对其编码/解码格式、缓存方式等方面进行设置，一般将其配置参数定义结构体，以供工程中调用，由于扩展设备控制器将通用驱动部分封装为一系列AP I接口，可供用户编写专用驱动部分时调用，主要AP I信息存储于EDC. h中，详细资料可查阅TI网站，笔者则是侧重说明DM642EVM中视频信号采集和显示的方法。为了完成视频流建立、管理，主要工作如图3所示。

上一页  [1] [2] [3]  下一页