新型数字CCD相机及其图像数据传输卡设计

[09-14 01:02:23]   来源：http://www.88dzw.com  电子制作   阅读：8292次

文章摘要：ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｃｌｏｃｋ ＝ ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆ＧＰ５ ＃ ＧＰ５＆ＶＣＬＫｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｄａｔａ０．．０ ＝ ＶＳＹＮＮＳＴＲＯＯ ＝ ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆ＧＰ５Ａ１９．．０ ＝ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ｑ１９．．０ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ａｃｌｒ ＝ ｓｃｌｒｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ｃｌｏｃｋ＝ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆ＧＰ５ ＃ ＧＰ５＆ＶＣＬＫ／ＷＥ ＝ ＦＶＡＬＴ＆ＬＶＡＬＴ＆ＳＴＲＯＯ 

新型数字CCD相机及其图像数据传输卡设计,标签：电子小制作,http://www.88dzw.com

ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｃｌｏｃｋ ＝ ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆

ＧＰ５　 ＃ ＧＰ５＆ＶＣＬＫ

ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｄａｔａ０．．０ ＝ ＶＳＹＮＮ

ＳＴＲＯＯ ＝ ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆ＧＰ５　

Ａ１９．．０ ＝ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ｑ１９．．０

ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ａｃｌｒ ＝ ｓｃｌｒ

ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ｃｌｏｃｋ＝ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆

ＧＰ５　 ＃ ＧＰ５＆ＶＣＬＫ

／ＷＥ ＝ ＦＶＡＬＴ＆ＬＶＡＬＴ＆ＳＴＲＯＯ　 

／ＯＥ ＝ ＦＶＡＬＴ

ＦＶＴＡ ＝ ＦＶＡＬＴ

／ＦＶＴＡ ＝ ＦＶＡＬＴ

ＶＣＬＫ ＝ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ１．ｑ０．．０

ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ１．ｃｌｏｃｋ ＝ ＶＶＣＬＫ

ＶＶＣＬＫ ＝ ＣＬＫ ＆ ＧＰ５

２ＶＣＬＫ ＝ ＶＶＣＬＫ

Ｆ１ ＝ Ａ１９＆ＧＰ５

ＨＳＹＮＮ ＝Ａ５＆Ａ６＆Ａ７＆Ａ８＆Ａ９＆ＧＰ５

ＶＳＹＮＮ ＝Ａ１４＆Ａ１５＆Ａ１６＆Ａ１７＆Ａ１８＆ＧＰ５

ＥＮＤ

２．３ 多层高速印制电路板设计

笔者研制的图像数据传输卡的印制板设计为四层板，除了顶层和低层外，单独设计了电源和地层，这是基于ＰＣＩ总线板卡的基本要求。另外，由于卡上的数据、地址及控制信号多为高速信号，在进行印制板设计时，还必须注意以下几点：

·ＰＣＩ桥引脚的最大走线长度限于１．５英寸，ＣＬＫ信号走线长度限于２．５±０．１英寸，且只连接一个负载；

·板上的共享ＰＣＩ信号线的无负载特性阻抗（Ｚ０）应控制在６０～１００Ω；

·ＰＣＩ控制信号应考虑上拉电阻；

·每个电源引脚都要对地去耦合，处理开关电流的冲击。一般跨接０．０１μＦ高频去耦电容；

·采集卡应遵守最大引脚电容小于１０ｐＦ的限制；

·共享的ＰＣＩ信号在板上，只能带一个负载。

在深入研究了数字ＣＣＤ相机接口要求的基础上，按照以上的设计原理，自行研制成功基于ＰＣＩ总线的、适用于多相机同时曝光的图像数据传输卡。该卡在机载多波段偏振成像系统原理样机中成功地通过了调试。测试数据表明，图像数据传输卡能够满足系统的设计要求。

www.88dzw.com

２ 数字ＣＣＤ相机图像数据传输卡的设计实现

在应用系统中，数字ＣＣＤ相机图像数据传输卡的主要任务是产生相机工作所需的输入信号，解译相机的输出信号，使相机在电控方式下工作并实时、正确地抓取相机输出的图像数据，在相机和计算机内存之间建立硬件传输通道。为了适应数字ＣＣＤ相机数据传输速率的不断提高，早期基于ＩＳＡ总线的图像数据传输卡正逐步向基于ＰＣＩ总线的传输卡过渡。

２．１ 图像数据传输卡电路说明

笔者设计开发的适用于ＤＡＬＳＡ公司ＣＡ－Ｄ７－１０２４Ｔ型数字ＣＣＤ相机的图像传输卡的原理框图如图２所示。

驱动转换接口电路对相机与传输卡间的接口信号进行ＲＳ４２２和ＴＴＬ电平间的相互转换；双口ＲＡＭ为帧存储器，经编程控制可将相机输出的一帧图像数据写入，或经ＰＣＩ桥读出图像数据至内存。采用帧存储器可以实现多个相机同时曝光，图像数据分时通过计算机总线写入内存。ＦＰＧＡ时序发生器用来产生双口ＲＡＭ的地址线、读写控制线以及相机和传输卡正常工作所需的联络信号。ＰＣＩ接口芯片是计算机与双口ＲＡＭ及ＦＰＧＡ间的桥梁，在它们之间实现数据、控制信号的传输，并可通过初始化设置，实现ＰＣＩ协议提供的各种传输模式。

２．２ ＦＰＧＡ时序逻辑发生器设计

本图像数据传输卡采用ＡＬＴＲＡ公司生产的ＦＰＧＡ芯片ＥＰＭ７１２８ＳＬＣ８４－１５作为时序逻辑发生器。通过在系统编程（ＩＳＰ）使其实现一个２０位计数器、一个１位计数器、两个锁存器及十几个非标逻辑门的功能。其中２０位计数器给１Ｍ×４Ｂｉｔ的帧存储器提供地址；１位计数器用来对卡上的３０ＭＨｚ时钟信号进行二分频，产生１５ＭＨｚ的ＶＣＬＫ信号；两个锁存器分别输出行同步和场同步信号；逻辑门用来实现信号的与、或、非等逻辑运算。

ＡＬＴＥＲＡ公司的ＭＡＸ＋ＰＬＵＳⅡ编程仿真工具软件，可对ＦＰＧＡ芯片进行在系统编程、仿真、调试，大大提高了传输卡设计的灵活性和对不同型号相机的适应能力，缩短了传输卡的研发周期。使用ＡＨＤＬ编程语言对ＦＰＧＡ芯片进行在系统编程，程序文件的主体如下：

ＢＥＧＩＮ

ＨＳＹＮＣ ＝ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｑ０．．０

ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｃｌｏｃｋ ＝ ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆

ＧＰ５　 ＃ ＧＰ５＆ＶＣＬＫ

ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｄａｔａ０．．０ ＝ ＨＳＹＮＮ

ＶＳＹＮＣ ＝ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｑ０．．０

上一页  [1] [2] 


Tag:电子制作，电子小制作，维修教程知识 - 电子制作

《新型数字CCD相机及其图像数据传输卡设计》相关文章

编辑推荐

分类导航
最新更新
热门排行