EDA技术与FPGA设计应用

文章摘要：---设计输入主要采用HDL（硬件描述语言）、ECS（Engineering Schematic Capture，原理图编辑器）和FSM（Finite State Machine，有限状态机）；---设计综合就是依据逻辑设计描述和约束条件，利用开发工具进行优化处理，将HDL文件转变为硬件电路实现方案，其实质就是优化设计目标的过程；---设计约束主要包括设计规则约束、时间约束、面积约束三种，通常时间约束的优先级高于面积约束；---设计实现对于FPGA分为编译规划、布局布线（PAR，Place And Route）、程序比特流文件产生；对于CPLD则是编译、配置、比特流文件产生；---设计仿真分为

EDA技术与FPGA设计应用,标签：CAD教程,CAM资料,http://www.88dzw.com

---设计输入主要采用HDL（硬件描述语言）、ECS（Engineering Schematic Capture，原理图编辑器）和FSM（Finite State Machine，有限状态机）；

---设计综合就是依据逻辑设计描述和约束条件，利用开发工具进行优化处理，将HDL文件转变为硬件电路实现方案，其实质就是优化设计目标的过程；

---设计约束主要包括设计规则约束、时间约束、面积约束三种，通常时间约束的优先级高于面积约束；

---设计实现对于FPGA分为编译规划、布局布线（PAR，Place And Route）、程序比特流文件产生；对于CPLD则是编译、配置、比特流文件产生；

---设计仿真分为功能仿真和时序时延仿真。功能仿真在设计输入之后、综合之前进行，只进行功能验证，又称为前仿真。时序时延仿真在综合和布局布线之后进行，能够得到目标器件的详细时序时延信息，又称为后仿真；

---器件编程是指在功能仿真与时序时延仿真正确的前提下，将综合后形成的位流编程下载到具体的FPGA/CPLD芯片中，又称芯片配置。FPGA/CPLD编程下载通常可使用JTAG编程器、PROM文件格式器和硬件调试器三种方式，其中JTAG（Joint Test Action Group，联合测试行动组）是工业标准的IEEE 1149.1边界扫描测试的访问接口，用作编程功能可省去专用的编程接口，减少系统引出线，有利于各可编程逻辑器件编程接口的统一，因此应用广泛。

4．FPGA设计优化及方案改进

---在FPGA设计中，必须首先明确HDL源代码编写非常重要；不同综合工具包含的综合子集不同致使有些HDL语句在某些综合工具中不能综合；同一逻辑功能可用不同HDL语句进行描述，但占用资源却可能差别很大。同时应当深刻理解并发性是硬件描述语言与普通高级语言的根本区别，因而设计硬件电路不能受传统顺序执行思维的束缚。

---此外，我们应当清楚速度优化与面积优化在FPGA设计中占有重要地位。对于大多数数字系统设计而言，速度常常是第一要求，但FPGA结构特性、综合工具性能、系统电路构成、PCB制版情况及HDL代码表述都会对工作速度产生重要影响。我们通过在电路结构设计中采用流水线设计、寄存器配平、关键路径法可以进行速度优化。

---（1）流水线设计

---流水线（Pipelining）技术在速度优化中相当流行，它能显著提高系统设计的运行速度上限，在现代微处理器、数字信号处理器、MCU单片机、高速数字系统设计中都离不开流水线技术。图4与图5是流水线设计的典型图示，其中图4未使用流水线设计，图5采用了2级流水线设计，在设计中将延时较大的组合逻辑块切割成两块延时大致相等的组合逻辑块，并在这两个逻辑块中插入了触发器，即满足以下关系式：Ta=T1+T2，T1≈T2。通过分析可知，图4中Fmax≈1/Ta；图5中流水线第1级最高工作频率Fmax1≈1/T1，流水线第2级最高工作频率Fmax2≈1/T2≈1/T1，总设计最高频率为Fmax≈Fmax1≈Fmax2≈1/T1，因此图5设计速度较图4提升了近一倍。流水线工作原理可用图6表示。

---（2）寄存器配平（Register Balancing）

---寄存器配平是通过配平寄存器之间的组合延时逻辑块来实现速度优化，如图7、图8所示。图7中两个组合逻辑块延时差别过大，导致设计总体工作频率Fmax取决于T1，即最大的延时模块，从而使设计整体性能受限。通过对图7设计进行改进，将延时较大的组合逻辑1的部分逻辑转移到组合逻辑2中，成为图8结构，以减小延时T1，使t1≈t2，且满足T1+T2=t1+t2。寄存器配平后的图8结构中Fmax≈1/t1>1/T1，从而提高了设计速度。

---（3）关键路径法

---关键路径是指设计中从输入到输出经过的延时最长的逻辑路径，优化关键路径是提高设计工作速度的有效方法。图9中Td1>Td2，Td1>Td3，关键路径为延时Td1的模块，由于从输入到输出的延时取决于延时最长路径，而与其他延时较小的路径无关，因此减少Td1则能改善输入到输出的总延时。

---在优化设计过程中关键路径法可反复使用，直到不可能减少关键路径延时为止。许多EDA开发工具都提供时序分析器可以帮助找到延时最长的关键路径，以便设计者改进设计。对于结构固定的设计，关键路径法是进行速度优化的首选方法，可与其他方法配合使用。

---在FPGA设计中，面积优化实质上就是资源利用优化，面积优化有多种实现方法，诸如资源共享、逻辑优化、串行化，其中资源共享使用较多，下面举例说明。

上一页  [1] [2] [3] [4]  下一页