基于Calibre 工具的系统级芯片物理验证

文章摘要：RVE能够同常见的版图环境实现自动整合，这些版图环境包括：Mentor Graphics的Calibre DESIGNrev和IC Station以及Cadence的Virtuoso和Seiko，Avant!的Apollo和Enterprise等工具。在我们的设计中使用的是Virtuoso。 (4) 多线程能力：Calibre的多线程技术(CalibreMT)提供多CPU环境下的杰出性能。Calibre几何划分版图层次化使之成为上千个独立的“线程”支持多处理器工作站或者服务器应用，每一个线程可以在独立的处理器上运行，这样的结构对性能的提高是巨大的。简单的“turbo”命令行选项就可以实现高性

基于Calibre 工具的系统级芯片物理验证,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com
RVE能够同常见的版图环境实现自动整合，这些版图环境包括：Mentor Graphics的Calibre DESIGNrev和IC Station以及Cadence的Virtuoso和Seiko，Avant!的Apollo和Enterprise等工具。在我们的设计中使用的是Virtuoso。

(4) 多线程能力：Calibre的多线程技术(CalibreMT)提供多CPU环境下的杰出性能。Calibre几何划分版图层次化使之成为上千个独立的“线程”支持多处理器工作站或者服务器应用，每一个线程可以在独立的处理器上运行，这样的结构对性能的提高是巨大的。简单的“turbo”命令行选项就可以实现高性能的CalibreMT的调用，而不需要任何辅助文件或者设置约束信息的支撑。CalibreMT支持多CPU高度灵活的结构并且不会导致RAM的大量增加。

Calibre LVS简介

Calibre LVS是一个出色的版图与线路图对比检查工具，具有高效率、高准确度和大容量等优点。Calibre LVS不仅可以对所有的“元件”进行验证，而且还能在不影响性能的条件下，处理无效数据。主要表现在以下几个方面：

(1) 运行模式快捷方便：Calibre LVS 有两种运行模式，即命令行模式和界面模式(Calibre Interactive-LVS)。采用命令行模式可以快速输入控制命令，快速运行，其结果精确稳定。Calibre Interactive-LVS能够自动选择验证正被编辑的单元，并且能够选择所有的Calibre运行时间选项以及标准文件的规范。该验证技术，允许用户选择特定标准文件以及独立规则和规则组的任何子集。GUI可控制普通使用的LVS选项，并记录运行设置过程。当采用修改控制或冻结标准文件时，它可将运行配置数据传给Calibre。其界面友好，使用方便。我们在做LVS过程中，对于规模较小的模拟电路和数模混合电路，一般采用方便的图形界面模式(Calibre Interactive-LVS)进行对比检查，这样可以在启动RVE后，对照LVS结果文件和版图，将电路(或者网表)和版图直接对应起来检查，非常方便；对于大规模的SoC电路，由于命令行方式输入简单直接，运行速度更快，运行结果稳定精确，这次就采用了命令行方式来运行LVS，获得了极大的成功。

(2) 多种比较方式可选：Calibre LVS可以进行版图与电路图(layout vs shematic)和网表与网表(netlist vs netlist)的方式对比检查，还可以单独从版图提取网表。而且，通过v2lvs命令，可以将自动布局布线所产生的verilog网表转换成spice网表，然后与自动布局布线的版图进行对比，操作简单方便，结果精确。由此可见，可以根据不同需要，在LVS验证过程的不同阶段，灵活地选择比较方式，以获得最有效的运行和最佳的结果。

(3) 侦错方便快捷：当运行完LVS后，Calibre LVS会产生一个结果报告，明确指出出错类型和数目，并且可以对层次化中的每个模块都有一个完整的LVS报告，简单明了。这个报告还能明确指出短路(特别是电源和地短路的情况)、开路、浮空或孤立的nets、pin swapping以及软连接等问题。Calibre LVS还能产生一个详细的结果数据库，其中包括原理图网表、从版图抽取的网表、结果报告、版图中的器件及连接关系等。这样通过RVE来读取这些数据，就可以在版图和网表中准确地Highlight有错误的地方(图1)。

由此可见，Calibre LVS所产生的结果文件结构清晰，又可以通过RVE来准确定位，能有效地帮助用户快速地消除错误以降低设计风险，这在我们项目的开发过程中得到了完全的体现。由于时间紧迫，致使后端设计的时间相当紧张，正是Calibre LVS能准确无误、快速地查出短路、开路、浮空或孤立的网络、引脚、软连接等问题，还能很好地识别晶体管、门级电路和模块级电路，才使得我们按时地完成了百万门级的信息安全SoC的设计。

在反复使用Calibre LVS的图形界面的运行方式和命令行方式过程中，发现Calibre LVS图形界面的运行方式方便快捷，但是其稳定性不如命令行方式好，若能加以改进，则能进一步提高验证精准度。

本文小结

Calibre 工具作为ASIC特别是SoC的物理验证工具，正在成为设计公司的设计与半导体制造公司交接的标准框架。Calibre DRC和Calibre LVS使用方式灵活快捷，验证准确精度高，结果浏览一目了然； 加上Mentor Graphics公司能及时提供高水平的技术支持，从而可以快速地消除错误，降低设计成本，减少设计失败的风险。

上一页  [1] [2]