用于PCB品质验证的时域串扰测量法分析
[09-12 18:53:05] 来源:http://www.88dzw.com PCB设计 阅读:8804次
文章摘要:图11:反向串扰与信号上升时间是相互独立的。其中,白色波形是上升时间为17 ps的干扰脉冲产生的串扰经波形运算功能后滤波(post filtering)到200ps上升时间的结果。这些测量都证实,除非干扰脉冲的上升时间超过走线长度,否则该上升时间并不能影响反向串扰。而如果干扰脉冲的上升时间超过走线长度,那么产生的反向串扰幅度较小,因为在此情况下脉冲边沿走过整条走线都还不能达到幅度顶点。电路设计对串扰的影响虽然通过仔细的PCB设计可以减少串扰并削弱或消除其影响,但电路板上仍可能有一些串扰残留。因此,在进行电路设计时,还应采用合适的线端负载,因为线端负载会影响串扰的大小和串扰随时间的弱化程度。下面
用于PCB品质验证的时域串扰测量法分析,标签:pcb培训,pcb是什么,pcb软件,http://www.88dzw.com图11:反向串扰与信号上升时间是相互独立的。
其中,白色波形是上升时间为17 ps的干扰脉冲产生的串扰经波形运算功能后滤波(post filtering)到200ps上升时间的结果。这些测量都证实,除非干扰脉冲的上升时间超过走线长度,否则该上升时间并不能影响反向串扰。而如果干扰脉冲的上升时间超过走线长度,那么产生的反向串扰幅度较小,因为在此情况下脉冲边沿走过整条走线都还不能达到幅度顶点。
电路设计对串扰的影响
虽然通过仔细的PCB设计可以减少串扰并削弱或消除其影响,但电路板上仍可能有一些串扰残留。因此,在进行电路设计时,还应采用合适的线端负载,因为线端负载会影响串扰的大小和串扰随时间的弱化程度。下面是一个测量实例,它揭示了走线末端与逻辑门电路输出处的线端负载会怎样衰减串扰并减弱形成串扰的成因。
Tag:PCB设计,pcb培训,pcb是什么,pcb软件,PCB设计
《用于PCB品质验证的时域串扰测量法分析》相关文章
- › 用于PCB品质验证的时域串扰测量法分析
- 在百度中搜索相关文章:用于PCB品质验证的时域串扰测量法分析
- 在谷歌中搜索相关文章:用于PCB品质验证的时域串扰测量法分析
- 在soso中搜索相关文章:用于PCB品质验证的时域串扰测量法分析
- 在搜狗中搜索相关文章:用于PCB品质验证的时域串扰测量法分析
分类导航
最新更新