当前位置：基于CPLD的位同步时钟提取电路设计
- 名称：基于CPLD的位同步时钟提取电路设计
- 类型：无线通信
- 授权方式：免费版
- 更新时间：09-11 00:16:43
- 下载要求：无需注册
- 下载次数：6878次
- 语言简体中文
- 大小：4.29 MB
- 推荐度：3 星级
《基于CPLD的位同步时钟提取电路设计》简介
标签：无线通信技术,
异步串行通信是现代电子系统中最常用的数据信息传输方式之一，一般情况下，为了能够正确地对异步串行数据进行发送和接收，就必须使其接收与发送的码元同步，位同步时钟信号不仅可用来对输入码元进行检测以保证收发同步，而且在对接收的数字码元进行各种处理等过程中，也可以为系统提供一个基准的同步时钟。， 大小：4.29 MB
Tag:无线通信，无线通信技术，无线通信
《基于CPLD的位同步时钟提取电路设计》相关下载
- › 基于CPLD和接触式图像传感器的图像采集系统
- › 基于CPLD的声发射信号传输系统设计
- › 基于CPLD控制的DDS数字频率合成器设计
- › 基于CPLD的双屏结构液晶控制器的研究与设计
- › 基于CPLD的位同步时钟提取电路设计
- 在百度中搜索相关下载：基于CPLD的位同步时钟提取电路设计
- 在谷歌中搜索相关下载：基于CPLD的位同步时钟提取电路设计
- 在soso中搜索相关下载：基于CPLD的位同步时钟提取电路设计
- 在搜狗中搜索相关下载：基于CPLD的位同步时钟提取电路设计
编辑推荐
分类导航
最新下载