分析复杂器件内部的实时可视性的设计方法

文章摘要：如果在一个系统中拥有几个处理器和外设，要开发具有成本效益、可靠的产品，尤其是在今天很短的产品开发时间的条件下，了解所有这些芯片的实时动态特性将变得非常重要。实时嵌入式系统越来越多地在多内核ASIC或系统级芯片（SoC）上实现，以利用这些器件所具有的低功耗、低成本和更高集成度的优点。开发者所拥有的很多这些标准设计工具是依赖于了解老的技术产品的内部运行情况来实现的，已经不适用于这些新型的、功能强大的多功能设计了。瓶颈、延迟和对于像总线和存储器等共享资源的竞争这些问题，对于实时数据传输来说是致命的。为了获得最佳性能，开发者应比以前更需要了解芯片内部运行的具体情况。然而，对系统组件之间的事务处理的监控

分析复杂器件内部的实时可视性的设计方法,标签：电路设计,http://www.88dzw.com

　如果在一个系统中拥有几个处理器和外设，要开发具有成本效益、可靠的产品，尤其是在今天很短的产品开发时间的条件下，了解所有这些芯片的实时动态特性将变得非常重要。实时嵌入式系统越来越多地在多内核ASIC或系统级芯片（SoC）上实现，以利用这些器件所具有的低功耗、低成本和更高集成度的优点。

　　开发者所拥有的很多这些标准设计工具是依赖于了解老的技术产品的内部运行情况来实现的，已经不适用于这些新型的、功能强大的多功能设计了。瓶颈、延迟和对于像总线和存储器等共享资源的竞争这些问题，对于实时数据传输来说是致命的。为了获得最佳性能，开发者应比以前更需要了解芯片内部运行的具体情况。

　　然而，对系统组件之间的事务处理的监控不再是像以前那样连接一个逻辑分析仪或者总线分析仪那么简单了，因为很多感兴趣的信号深“埋”在芯片内部。对SoC的可视性需要一套硬件和软件相混合的装置来采集SoC本身内部的数据，并由特征描述以及关联工具提供支持，这些工具能帮助开发者分析所采集的数据。

　　回到现实情况

　　传统上，当没有逻辑分析仪可用，或者太难于设置时，开发者使用软件测试工具来获得对他们设计的可视性。他们会向目标对象增加调试代码来采集、处理和上载调试数据。例如，在进入和离开一个函数时打开和关闭某个计时器，无论是过去还是现在，对于通过软件分析器来对函数进行描述来说，这种方法都是一种的简捷方法。

　　尽管这只需要增加很少的C语言printf指令到测试代码中，对采集的数据进行格式化，并输出到一个标准的I/O器件，但此时这些代码对代码的大小、存储器利用、缓冲器性能、时序和系统资源竞争都有很大的影响。这些缺点使得printf只适合于测试非实时的控制代码。对于实时的或者确定性代码，

　　减少干扰

　　有很多方法可以在增加可视性的同时减少干扰。从概念上来说，对一个系统进行监测涉及到数据采集、数据缓冲、上载来自目标器件的数据、后续处理以及进行显示等。认真安排这些活动在什么时候以及哪里发生，可以将它们对系统性能的影响减到最小。减少与测试代码以及数据采集设备相关的存储器区域，可以采集到更多的数据，并增加对系统实时行为测试的精度或广度。

　　一般需要数据点几倍大小的存储空间来记录关联信息，这些关联信息用于更准确地对其进行理解。例如，除了在采集时的数据值，可能还需要标记数据相关联的变量名字，获得一个数据采集时间的时间戳，并注意当在获得时间戳时正在执行的函数等。有几种方法用于获得和组织这种关联信息，并且不需要依赖于printf和其字符串格式化功能。通常在数据中包含pattern，如果用某种方式来采集数据，那么可以推断出一些额外的特性，而不需要将它们包含到缓冲器中。增加可视性的一些方法包括：

　　1. 记录格式

　　如果在缓冲器中采集一个变量，则不再需要对所采集的什么变量进行标记。如果需要采集多个值，就可以创建一种记录格式，每一个值对应一个给定的位置，这样避免了不得不对采集的内容再次进行标注的情况。

　　2. 多个缓冲器

　　缓冲寄存器又称缓冲器，它分输入缓冲器和输出缓冲器两种。前者的作用是将外设送来的数据暂时存放，以便处理器将它取走；后者的作用是用来暂时存放处理器送往外设的数据。有了数控缓冲器，就可以使高速工作的CPU与慢速工作的外设起协调和缓冲作用，实现数据传送的同步。由于缓冲器接在数据总线上，故必须具有三态输出功能。 另有电梯缓冲器，汽车弹簧缓冲器。

　　通过将相似的数据点分组在一起，可以简化循环缓冲管理，减少对每个数据点的采集延时。同样地，如果按照优先级来对数据采集进行隔离，那么当系统在100%的利用状态时，可能使循环缓冲器抓取到非关键信息的溢出，而不是用一个非实时的上载来弄乱了实时系统的时限要求。在任何情况下，都需要用来标记溢出的机制。并且如果缓冲器存在一些前提条件，例如需要重构的时间戳，则可能追踪丢失了多少数据。

　　3. 采样数据

　　把模拟音频转成数字音频的过程，就称作采样，所用到的主要设备便是模拟/数字转换器（Analog to Digital Converter，即ADC，与之对应的是数/模转换器，即DAC）。采样的过程实际上是将通常的模拟音频信号的电信号转换成二进制码0和1，这些0和1便构成了数字音频文件。采样的频率越大则音质越有保证。由于采样频率一定要高于录制的最高频率的两倍才不会产生失真，而人类的听力范围是20Hz～20KHz，所以采样频率至少得是20k×2=40KHz，才能保证不产生低频失真，这也是CD音质采用44.1KHz（稍高于40  采样过程kHz是为了留有余地）的原因。

[1] [2] [3] [4]  下一页