10Gbps网络背板设计关键

文章摘要：工程师们必须采取适当的技术与设计技巧，使其在数据速率接近10Gbps时，仍能达到可接受的误码率。而OEM厂商同时也面对该为现有的背板上采用何种强化技术，本文将有进一步的说明。随着对带宽需求持续成长，大量投资在交叉式升级（forklift upgrade）上并非最好的解决方法，IT经理们必需在现有设备上挖掘出更好的效能与更长的产品寿命。这让系统设计人员别无选择，只能寻找新方法来利用已经投资在背板(backplane)技术上的每一分钱。表面上看起来，最简单的解决方法似乎是藉由减少每次数据带宽需求增加的单位间隔时间来延长现有铜背板的寿命。但不幸的是，更高速率的系统所衍生出的损耗、反射、串扰与偏斜等问

10Gbps网络背板设计关键,标签：CAD教程,CAM资料,http://www.88dzw.com

工程师们必须采取适当的技术与设计技巧，使其在数据速率接近10Gbps时，仍能达到可接受的误码率。而OEM厂商同时也面对该为现有的背板上采用何种强化技术，本文将有进一步的说明。

随着对带宽需求持续成长，大量投资在交叉式升级（forklift upgrade）上并非最好的解决方法，IT经理们必需在现有设备上挖掘出更好的效能与更长的产品寿命。这让系统设计人员别无选择，只能寻找新方法来利用已经投资在背板(backplane)技术上的每一分钱。

表面上看起来，最简单的解决方法似乎是藉由减少每次数据带宽需求增加的单位间隔时间来延长现有铜背板的寿命。但不幸的是，更高速率的系统所衍生出的损耗、反射、串扰与偏斜等问题，将为试图提升其上一代系统性能的OEM厂商们带来更多不同于以往的重大挑战。

为解决当前的背板困境，我们必须先解决信号完整性问题，信号完整性问题会在数据速率达3Gbps到10Gbps的范围内造成像表层效应、电介值损耗、反射、串扰、符号间干扰（Inter-Symbol Interference简称ISI），以及内部对偏斜（intra-pair skew）等严重问题（参考附件）。将现有的I/O速度提高两级，或是利用通用的铜缆线均衡器，都无法有效解决上述问题，因为这些技术主要是针对克服低速背板上常见的讯息信道损耗所设计的。

现今的工程师们必须采取一些适当的技术与设计技巧，使其在数据速率接近10Gbps时，仍能达到可接受的误码率（Bit Error Rates, BER）。其中，最有效的应该是称为脉冲振幅调变（Pulse Amplitude Modulation, PAM）的多准位信号技术，以及我们熟知的判断反馈均衡器（Decision Feedback Equalization，DFE）自适应均衡技术。

OEM厂商所面对的另一个问题，是要确定该在为其现有的背板上采用何种强化技术。是要制作一种客制化的ASIC（特殊应用集成电路），或是用现成的ASSP（特殊应用标准产品）就能满足设计呢？答案将取决于相关的经济规模以及系统的特性和规格。
　  
讯息信道损害（Channel Impairments）

背板是由许多不同组件组成的复杂环境，目前已经对超过5Gbps以上的信号速率产生了重大挑战。如图1所示，其信号路径包含了超过11种的不同组件，每一颗组件均各自拥有其阻抗变化。此外，在信号路径中还有超过10个的过孔，每一个过孔都同时具有贯穿（through）与残段（stub）成份，这导致了额外的电位阻抗不连续性与谐振极点。其结果是此环境中的讯息信道传输函数的变化会非常显著。当奈奎斯特(Nyquist)频率低于2GHz时，尽管讯息信道存在着一些差异，但过孔与阻抗不连续性（反射）的现象却不是很明显。在2GHz以上时，根据信号层（以及过孔的贯穿／残段比率）、走线长度，以及电介值材料的不同，各讯息信道将呈现出很大的差异。要在这种讯息信道特性变化极大的环境中实现高速数据速率，对高速串行连接而言是非常大的挑战。

图1：一个标准的背板系统。其中的每一个主动与背动组件都提出了不同的信号挑战。此外，还必须考虑到制造时的变化。

在高频背板中，两种更具破坏性的讯息信道损害是符号间干扰（ISI）与反射。它们都各自有其来源及效应，然而，自适应均衡技术的创新应用将同时克服这两种不良效应。

符号间干扰（Inter-symbol interference）

讯息信道的其中一种显著效应就是会在邻近符号间引发ISI的单位元响应‘扩展’ 。当在频域中考虑ISI时，背板讯息信道的表现就像一个低通滤波器，此处的高频组件会呈现衰减，而低频信号则不受影响。（见图2）

图2：（a） – 背板S21曲线；其表现就像一个低通滤波器。

[1] [2] [3] [4]  下一页