基于高速帧同步和相位模糊估计的方法及其FPGA实现
[09-12 18:31:05] 来源:http://www.88dzw.com EDA/PLD 阅读:8736次
文章摘要:将式(2)中等号两边同除am可得本文简化后的相关算法如下:对比式(1)和式(3)可知,后者相关值的计算仅与接收符号的相位以及本地同步码的相位有关,与前者相比,减少了一半的计算量,这给算法的FPGA实现带来了极大的方便。假设接收数据的帧头部分与本地同步码完全对齐,但接收的帧头序列中有k个码元发生误码。此时有N-k个i所对应的φi-θi为常数,设为△θ,发生误码的k个i所对应的φi-θi则为△θ+π。此时,相关值可用式(4)表示:式中:△θ为相位模糊值;k为0时表示帧头部分没有发生误码。由于在8PSK调制中,相位模糊值为π/42.2 门限判决方法得出相关值之后,下面提出设置两个门限的方法,既可避免
基于高速帧同步和相位模糊估计的方法及其FPGA实现,标签:eda技术,eda技术实用教程,http://www.88dzw.com 将式(2)中等号两边同除am可得本文简化后的相关算法如下:
对比式(1)和式(3)可知,后者相关值的计算仅与接收符号的相位以及本地同步码的相位有关,与前者相比,减少了一半的计算量,这给算法的FPGA实现带来了极大的方便。
假设接收数据的帧头部分与本地同步码完全对齐,但接收的帧头序列中有k个码元发生误码。此时有N-k个i所对应的φi-θi为常数,设为△θ,发生误码的k个i所对应的φi-θi则为△θ+π。此时,相关值可用式(4)表示:
式中:△θ为相位模糊值;k为0时表示帧头部分没有发生误码。由于在8PSK调制中,相位模糊值为π/4
2.2 门限判决方法
得出相关值之后,下面提出设置两个门限的方法,既可避免计算的复杂性,还可以并发地进行峰值脉冲的检测和相位模糊值的估计。
当接收数据的帧头部分与本地同步码完全对齐时,可对式(5)做如下讨论:
(1)若l=0,2,4,6,即相位模糊值为π/4的偶数倍,观察式(5)可知,此时相关值仅包含实部或虚部。故实部或虚部的绝对值(相关值的模)应该大于判决门限,设为threshold_0。
(2)若l=1,3,5,7,即相位模糊值为π/4的奇数倍,观察式(5)可知,此时相关值包含实部和虚部。实部和虚部的绝对值均约为相关值的模,所以它们的倍约为相关值的模,且都应该大于门限threshold_0。因此它们本身都应该大于
通过上述分析可知,相关检测问题实际上可以转化为相关值的实部和虚部与两个门限进行比较的问题。其判断逻辑如表1所示。
注:第二列为按照逆时针计算的相位模糊值。
式(3)表明,仅通过接收符号的相位以及本地同步码的相位即可计算出相关值的实部和虚部。
之后将实部和虚部分别与两个门限值做比较,然后根据表1的判决逻辑,即可直接检测出峰值脉冲与相位模糊值。
3 算法性能分析
帧同步系统应有较强的抗干扰能力,通常用漏同步概率、假同步概率来衡量其系统性能。本文的方法应用在320 MHz符号速率8PSK信号系统的帧同步和相位模糊值的估计上。其中,帧同步码长为58;帧全长为2 660个调制符号。并且要求在比特信噪比不低于6 dB的情况下,漏同步概率小于10-12;假同步概率小于10-12;同步概率大于0.95。
设p为码元错误概率,n为同步码组的码元数,m为判决器容许码组中的错误码元最大数,则漏同步概率为:
这是满足系统要求的。
用Matlab仿真测试结果如下:在各个偏移相位下比特信噪比从6~20 dB,在未做前后方保护的情况下做104次仿真。有假同步概率为0;同步概率为1;失步概率为0。这样加上系数为3的前后方保护后,相当于做1012次仿真。有假同步概率为0;同步概率为1;失步概率为0。由上可见,理论分析和仿真实验得到的性能均满足系统的要求。
《基于高速帧同步和相位模糊估计的方法及其FPGA实现》相关文章
- › 基于高速PCB串扰分析及其最小化
- › 基于高速帧同步和相位模糊估计的方法及其FPGA实现
- 在百度中搜索相关文章:基于高速帧同步和相位模糊估计的方法及其FPGA实现
- 在谷歌中搜索相关文章:基于高速帧同步和相位模糊估计的方法及其FPGA实现
- 在soso中搜索相关文章:基于高速帧同步和相位模糊估计的方法及其FPGA实现
- 在搜狗中搜索相关文章:基于高速帧同步和相位模糊估计的方法及其FPGA实现