利用高速FPGA设计PCB的要点及相关指导原则

文章摘要：EMI问题和调试印制电路板引起的电磁干扰与电流或电压随时间的变化，以及电路的串联电感直接成比例。高效的电路板设计有可能把EMI最小化，但不一定完全消除。消除“入侵者”或“热”信号，以及适当参考接地平面发送信号，也有助于减少EMI。最后，采用当今市场很常见的表面贴装元件也是减少EMI的一种方法。调试和测试复杂的高速PCB设计已越来越困难，因为某些传统的板调试方法，比如测试探针和“针床式(Bed-of-nails)”测试仪，可能不适用于这些设计。这种新型的高速设计可以利用具有系统内编程功能的JTAG测试工具和FPGA可能带有的内建自测试功能。设计人员应该使用相同的指导方针来设置JTAG测试时钟输入

利用高速FPGA设计PCB的要点及相关指导原则,标签：eda技术,eda技术实用教程,http://www.88dzw.com

　　EMI问题和调试

　　印制电路板引起的电磁干扰与电流或电压随时间的变化，以及电路的串联电感直接成比例。高效的电路板设计有可能把EMI最小化，但不一定完全消除。消除“入侵者”或“热”信号，以及适当参考接地平面发送信号，也有助于减少EMI。最后，采用当今市场很常见的表面贴装元件也是减少EMI的一种方法。

　　调试和测试复杂的高速PCB设计已越来越困难，因为某些传统的板调试方法，比如测试探针和“针床式(Bed-of-nails)”测试仪，可能不适用于这些设计。这种新型的高速设计可以利用具有系统内编程功能的JTAG测试工具和FPGA可能带有的内建自测试功能。设计人员应该使用相同的指导方针来设置JTAG测试时钟输入(TCK)信号作为系统时钟。此外，把一个器件的测试数据输出和另一个器件的测试数据输入之间的JTAG扫描链线迹长度减至最短也是相当重要的。

　　要利用嵌入式高速FPGA进行成功的设计，需要充沛的高速板设计实践，以及对FPGA功能的充分了解，如引脚安排、电路板材料和堆叠、电路板布局，以及终端模式等的了解。内建收发器的预加重 (pre-emphasis)和均衡功能的合理使用也很重要。上述几点结合起来就可以实现一个具有稳定的可制造性的可靠设计。所有这些因素的仔细考量，加上正确的仿真和分析，就可以把电路板原型中发生意外的可能性降至最小，并将有助于减轻电路板开发项目的压力。

上一页  [1] [2] [3]