差分BiCMOS采样电路仿真设计
[11-20 17:33:12] 来源:http://www.88dzw.com 模拟电子技术 阅读:8128次
文章摘要:6 结论 采用0.25μm SiGe BiCMOS工艺,在全差分折叠式BiCMOS运放的基础上设计了S/H电路。文中设计的S/H电路,采用下极板采样和改进型自举开关新技术,从而提高了采样速率和线性度。由实验数据可知,设计的全差分折叠式BiCMOS运放具有高增益、高精度和高增益带宽性能,运放中在关键部位、选用有限数目的BJT使电路拥有较快的转换速率和大电流驱动能力,且运放的建立时间有所降低;而新设计的双通道共模反馈(CMFB)电路,既稳定了静态工作点,又改善了温度稳定性;另外,所设计的S/H电路中的采样开关统一设置为CMOS开关,故功耗大为降低。由于当fI=10 MHz,fS=25
差分BiCMOS采样电路仿真设计,标签:模拟电子技术基础,模拟电子电路,http://www.88dzw.com6 结论
采用0.25μm SiGe BiCMOS工艺,在全差分折叠式BiCMOS运放的基础上设计了S/H电路。文中设计的S/H电路,采用下极板采样和改进型自举开关新技术,从而提高了采样速率和线性度。由实验数据可知,设计的全差分折叠式BiCMOS运放具有高增益、高精度和高增益带宽性能,运放中在关键部位、选用有限数目的BJT使电路拥有较快的转换速率和大电流驱动能力,且运放的建立时间有所降低;而新设计的双通道共模反馈(CMFB)电路,既稳定了静态工作点,又改善了温度稳定性;另外,所设计的S/H电路中的采样开关统一设置为CMOS开关,故功耗大为降低。由于当fI=10 MHz,fS=250 MHz时S/H电路的仿真结果满足了10位精度ADC的性能要求,所以该款S/H电路对于高速、低压、低耗的ADC和其他微处理器及信号调理电路的设计都具有指导作用。
Tag:模拟电子技术,模拟电子技术基础,模拟电子电路,模拟电子技术
- 上一篇:74系列集成电路的分类及区别
《差分BiCMOS采样电路仿真设计》相关文章
- › 差分BiCMOS采样电路仿真设计
- 在百度中搜索相关文章:差分BiCMOS采样电路仿真设计
- 在谷歌中搜索相关文章:差分BiCMOS采样电路仿真设计
- 在soso中搜索相关文章:差分BiCMOS采样电路仿真设计
- 在搜狗中搜索相关文章:差分BiCMOS采样电路仿真设计
分类导航
最新更新