利用EDA工具提高系统级芯片测试的效率

文章摘要：3. FlexTest Distributor选项提供的网络分布处理技术可以加速ATPG与故障仿真过程；4. 支持多种故障模型：stuck-at、transition和IDDQ；5. 提供超过140条基于仿真的测试设计规则检查；6. 与FastScan和DFTAdvisor共享数据库，使得DFT与ATPG流程效率更高。基于嵌入式压缩引擎的ATPG算法是下一代ATPG工具的发展趋势。TestKompress提供的嵌入式压缩引擎可以作为通用的IP很方便地集成到用户的设计，EDT(Embedded Deterministic Test)算法在保证测试质量的前提下显著地(目前可达到100倍)压缩测试向

利用EDA工具提高系统级芯片测试的效率,标签：eda技术,eda技术实用教程,http://www.88dzw.com

　　3. FlexTest Distributor选项提供的网络分布处理技术可以加速ATPG与故障仿真过程；

　　4. 支持多种故障模型：stuck-at、transition和IDDQ；

　　5. 提供超过140条基于仿真的测试设计规则检查；

　　6. 与FastScan和DFTAdvisor共享数据库，使得DFT与ATPG流程效率更高。

　　基于嵌入式压缩引擎的ATPG算法是下一代ATPG工具的发展趋势。TestKompress提供的嵌入式压缩引擎可以作为通用的IP很方便地集成到用户的设计，EDT(Embedded Deterministic Test)算法在保证测试质量的前提下显著地(目前可达到100倍)压缩测试向量数目，同时大大提高了测试运行的速度。其主要特点如下：

　　1. 在保证测试质量的前提下成百倍地减少测试向量的数目，成百倍地降低测试成本；

　　2. 引入嵌入式压缩引擎IP不需要对系统逻辑进行任何更改，对电路的性能没有任何影响；

　　3. 支持多种故障模型：stuck-at、瞬态和路径延迟、IDDQ；

　　4. 支持多种测试向量类型：Basic、clock-sequential、RAM-Sequential、时钟PO和多负载；

　　5. 与FastScan和DFTAdvisor共享数据库，使得DFT与ATPG流程效率更高。

　　广义的BIST技术包括LBIST、MBIST和边界扫描技术。LBIST技术是指在ASIC、IC或IP内核中自动插入内建自测试电路，以保证较高的故障覆盖率。由于它不需要在ATE机上加载测试向量，而且可以在芯片的工作频率下进行实速测试，所以它可以缩短测试时间，降低测试成本。LBIST工具可以自动生成BIST结构(BIST控制器、测试向量发生器和电路特征压缩器)的可综合RTL级HDL描述，并快速进行故障仿真以确定故障覆盖率。Mentor公司提供的LBIST工具BISTArchitect的主要特点如下：

　　1. 内建自测试技术降低了芯片测试对ATE测试机memory容量的要求；

　　2. 针对部件或系统进行内建自测试(BIST)的自动综合、分析与故障仿真，便于进行设计与测试的复用；

　　3. 实速测试和多频率测试确保了高性能、高质量的测试设计；

　　4. 全面的BIST设计规则检查确保了易用性、减少了设计时间、缩短了设计面市时间；

　　5.采用MTPI技术能够在获得最大故障覆盖率的同时将对设计的影响减至最低；

　　6. BIST部件的RTL综合和与工艺无关，可以保证设计复用；

　　7. 配合BSDArchetect可实现层次化的LBIST电路连接关系。

　　MBIST技术可以自动实现存储器单元或阵列的RTL级内建自测试电路。MBIST的EDA工具一般支持多种测试算法，可以对一个或多个内嵌存储器自动创建BIST逻辑，并完成BIST逻辑与存储器的连接。它能够在多个存储器之间共享BIST控制器，实现并行测试，从而显著缩短测试时间和节约芯片面积。MBIST结构中还可以包括故障的自动诊断功能，方便了故障定位和开发针对性的测试向量。MBISTArchitect以其简捷、易用、支持用户自定义测试算法等技术优势而被推崇为业界市场份额最大的MBIST工具。其主要特点如下：

　　1. 自动插入与连接BIST控制器到嵌入式存储器或外部存储器，缩短了设计与测试时间；

　　2.生成可综合的VHDL或Verilog描述、仿真用的测试基准和综合命令文件，保证通畅的设计流程和灵活的目标工艺映象；

　　3. 支持对多种形式的存储单元测试，包括：SRAM、ROM、DRAM和多端口RAM；

　　4. 支持多种存储器测试算法，包括：March C+、检查板、ROM、特定地址和数据保持等等；

　　5. 支持用户自定义的存储器测试算法；

　　6. 能够提供诊断信息以进行失效存储单元的定位；

　　7. 提供可选择的存储单元自动修复功能，提高成品率。

　　边界扫描测试技术将输入输出单元置换为扫描单元，并且通过测试存储端口(TAP)来控制这些输入输出单元的移位输出从而实现芯片级互联测试以及实现所有测试技术的连接，创建边界扫描结构并且为设计中其它的测试方法包括扫描，存储器BIST和逻辑BIST提供芯片级的控制。

　　边界扫描EDA工具可以在逻辑综合之前的RTL设计阶段自动生成符合IEEE 1149.1定义的边界扫描电路结构，并将它插入到原来的设计中。BSDArchitect工具读入IC、ASIC或MCM设计的行为级VHDL或Verilog描述，生成符合IEEE1149.1边界扫描标准的VHDL或Verilog电路描述，并将它插入到原来的设计中；为实现自动验证，它还可以生成一个可用于任何VHDL或Verilog仿真器的测试基准文件；此外，BSDArchitect形成设计的BSDL模型，为生成测试向量做准备。为了实现更好的性能可预测性和设计复用，也可以直接插入实现在特定工艺上的边界扫描电路。在SOC测试中，BSDArchitect还利用IEEE 1149.1边界扫描结构中的自定义指令进行全片的测试管理。

上一页  [1] [2] [3] [4]  下一页