GAL器件的基本结构

文章摘要：图2中异或门用于控制输出信号的极性。当X0R（n）＝1时，异或门起反向器作用，再经过输出门的反向 后，使输出为高电平有效。当X0R（n）＝0时，异或门输出与或门输出同相，经输出门的反向后，使输出 为低电平有效。ACd，AC1（n），X0R（n），AC1（m）及SYN都是0LMC的控制信号，它们是结构控制字中的 可编程位，由编译器按照用户输人的方程式经编译而成，其中X0R（n）和AC1（n）是每路输出各有一位， n为对应的0LMC的输出引脚号，而阴则代表相邻的一位，即m为而＋1或n－1，视屁的位置而定。ACo只有一 个，为各路所共有。SYN也只有一个，它决定CAL是皆为组合型输出，还是寄存型输出

GAL器件的基本结构,标签：集成电路设计,半导体集成电路,http://www.88dzw.com

　　图2中异或门用于控制输出信号的极性。当X0R（n）＝1时，异或门起反向器作用，再经过输出门的反向 后，使输出为高电平有效。当X0R（n）＝0时，异或门输出与或门输出同相，经输出门的反向后，使输出 为低电平有效。ACd，AC1（n），X0R（n），AC1（m）及SYN都是0LMC的控制信号，它们是结构控制字中的 可编程位，由编译器按照用户输人的方程式经编译而成，其中X0R（n）和AC1（n）是每路输出各有一位， n为对应的0LMC的输出引脚号，而阴则代表相邻的一位，即m为而＋1或n－1，视屁的位置而定。ACo只有一 个，为各路所共有。SYN也只有一个，它决定CAL是皆为组合型输出，还是寄存型输出，并决定时钟输入Ck 和外部提供的三态门控制线0E的用法。若SYN=1，则所有输出都没有工作在寄存器输出方式，1脚（Ck）和 11脚（0E）都可作为一般的输人来用。若SYN＝0，则至少有一个工作在寄存器输出方式，1脚（Ck）和11 脚（OF，）就不能当作一般的输入来用，而必须分别作为时钟输人端和输出三态门的使能端。

　　综上所述，可见GAL有以下几种工作方式。

　　①纯输人方式：1脚和I I脚为数据输人端，三态门不通（呈高阻抗）。

　　②纯组合输出：1脚和Ii脚为数据输人端，所有输出是组合型的，三态门总是选通的。

　　③带反馈的组合输出：1脚和11脚为数据输人端，所有输出是组合型的，但三态门由第一乘积项选通。

　　④时序方式：1脚＝Ck，11脚＝0E，至少有一个宏单元的输出是寄存型的。

　　欢迎转载，信息来源www.88dzw.com（www.88dzw.com）

上一页  [1] [2]