基于FPGA的NoC验证平台的构建
[09-12 18:30:16] 来源:http://www.88dzw.com EDA/PLD 阅读:8321次
文章摘要:空间分布和时间分布一般会交错配置使用,那么组合之后可以产生十几种不同的流量模型。另外,数据包的格式可以是用户指定的数据,也可以是伪随机序列PRBS(Pseudo Random Binary Sequences)。数据包的大小亦可由用户指定,以数据片为单位,最小的数据包包含4片,最大的数据包包含511片。那么将流量模型和数据格式以及数据包的大小组合起来,就会产生种类更为丰富的流量模型。流量产生器TG内部设有多个配置寄存器,包括:发包使能寄存器,发包间隔寄存器,发包地址和数据寄存器以及发包类型寄存器。这些寄存器统一编址,用户可以通过配置这些寄存器控制TG工作。1.2 流量接收器TR流量接收器TR用
基于FPGA的NoC验证平台的构建,标签:eda技术,eda技术实用教程,http://www.88dzw.com空间分布和时间分布一般会交错配置使用,那么组合之后可以产生十几种不同的流量模型。另外,数据包的格式可以是用户指定的数据,也可以是伪随机序列PRBS(Pseudo Random Binary Sequences)。数据包的大小亦可由用户指定,以数据片为单位,最小的数据包包含4片,最大的数据包包含511片。那么将流量模型和数据格式以及数据包的大小组合起来,就会产生种类更为丰富的流量模型。
流量产生器TG内部设有多个配置寄存器,包括:发包使能寄存器,发包间隔寄存器,发包地址和数据寄存器以及发包类型寄存器。这些寄存器统一编址,用户可以通过配置这些寄存器控制TG工作。
1.2 流量接收器TR
流量接收器TR用于收集收发包数目,收发包的收据片,并且统计误码和时延信息。为了达到此目的,TR内部设有多个只读寄存器,包括:发包个数寄存器.收包个数寄存器,发包数据寄存器,收包数据寄存器,中断寄存器,误码计数器以及延时寄存器,延时寄存器可以保存最近80个包的延时信息。这些寄存器统一编址,可以通过访问这些寄存器来读取各种用于功能验证和性能*估的原始数据。
1.3 微处理器MPU及微处理器接口MPI
微处理器MPU是在QuartusⅡ软件的SOPC Builder工具中定制的。它包括1个NiosⅡ处理器IP核和外围的一些并行输入输出接口。NiosIⅡ系列嵌入式处理器是一款通用的RISC结构的CPU,使用32位指令集结构(ISA)的二进制代码兼容。将NiosⅡ处理器嵌入到FPGA硬件平台中,配合整个系统实现验证的功能。该平台在所定制的NiosⅡ处理器的外围还加入读信号、写信号、地址信号、输入数据信号、输出数据信号和中断信号等,来完成PC机和FPGA硬件平台之间的数据通信。
NiosⅡ处理器外围还包括一个锁相环(PLL)软核,用于提供NoC电路中所需要的各种时钟频率。微处理器MPU与TG/R通信时,读写控制时钟作为突发时钟,频率一般比较低。而NoC中交换节点之间的数据交换会由于特定电路的不同,工作时钟频率会大小不同,那么根据此工作频率,PLL产生相应的时钟信号配合其工作。MPU处理器仅占Stratix IVEP4SGX230KF40C2器件2 820个逻辑资源LE (Logic Element)(即1%)。因此使用非常高效。
该平台还提供一个通用的微处理器接口MPI,用于保障MPU和TG/R之间的数据通信,也为MPU和TG/R的重复使用提供了统一接口。
1.4 NoC软件
NoC软件主要完成对FPGA硬件平台的初始化配置和信息收集及统计处理。根据功能划分为2部分:
1)NoC测试部分 其基本功能包括对FPGA硬件平台的各个IP中TG内部配置寄存器的初始化配置,启动产生数据流并注入到NoC中,同时对NoC的运行情况进行监控,并实时收集与功能验证和性能*估相关的信息。该软件是在NiosⅡ的集成开发环境(IDE)下用C语言设计开发的,在GNU的编译器下编译之后形成可以下载到MPU上直接运行的二进制文件。
2)NoC性能统计处理部分 该部分的主要功能是借助于第三方绘图工具按照NoC性能统计规则对收集到的数据进行统计处理,并以图表的方式直观显示NoC的基本功能和统计学性能。
以上两部分都是在PC机上开发完成的,可应用于对不同NoC的测试与验证。这为基于FPGA的硬件验证平台增强了灵活性和实用性。
2 仿真验证流程
该验证平台的验证流程包括FPGA硬件平台的构建和对该硬件平台的初始化配置以及NoC运行之后的信息收集和统计处理。仿真验证流程如图3所示。
其流程简述如下:1)根据硬件架构思想和模块化设计策略将用HDL语言描述的NoC连接到FPGA硬件平台;2)初始化配置FPGA硬件平台,在PC机上编写NoC测试软件,并通过Jtag线下载到MPU上运行,配置TG产生指定流量,并注入到NoC中;3)当FPGA平台运行时,即当数据在NoC各个交换节点之间传送或停止传送时,用户可以随时改变配置以产生不同的流量,来测试NoC在不同流量下的性能,并随时*测试平台的运行情况;4)将TR收集到的数据在NiosⅡIDE的控制台显示,并保存数据。然后对收集到的数据进行统计处理,并以图形的方式直观显示待测NoC的性能。
《基于FPGA的NoC验证平台的构建》相关文章
- › 基于FPGA的单片彩色LCD投影机设计
- › 256级灰度LED点阵屏显示原理及基于FPGA的电路设计
- › 基于FPGA的LCD%26amp;VGA控制器设计
- › 基于FPGA的信道化接收机
- › 基于FPGA和SMT387的SAR数据采集与存储系统
- › 基于FPGA的栈空间管理器的研究和设计
- 在百度中搜索相关文章:基于FPGA的NoC验证平台的构建
- 在谷歌中搜索相关文章:基于FPGA的NoC验证平台的构建
- 在soso中搜索相关文章:基于FPGA的NoC验证平台的构建
- 在搜狗中搜索相关文章:基于FPGA的NoC验证平台的构建