基于FPGA的NoC验证平台的构建

[09-12 18:30:16]   来源:http://www.88dzw.com  EDA/PLD   阅读:8321

文章摘要:3 NoC性能统计处理在验证平台中,采用PC机对NoC中运行之后相关的数据进行处理,并借助于第三方工具将处理结果以图形方式显示,以直观表示NoC的性能。该平台对于课题组设计的Mesh结构的NoC进行了功能验证和性能*估。主要处理包括平均网络吞吐量和最近收到的80个数据包从发送端到接收端的网络平均延时以及误码统计,下面简单介绍性能*估的方法:1)网络平均吞吐量 对于TR收集到的收包个数通过PC读取之后,绘制性能曲线图。以归一化仿真时间为基准,以相同时间段中收集的数据包数目作为网络总吞吐量。式中,总运行时间xlO%表示取归一化时延的l/l0。图4给出了在不同流量模型下,每包4个数据片时,所设计No

基于FPGA的NoC验证平台的构建,标签:eda技术,eda技术实用教程,http://www.88dzw.com

  3 NoC性能统计处理

  在验证平台中,采用PC机对NoC中运行之后相关的数据进行处理,并借助于第三方工具将处理结果以图形方式显示,以直观表示NoC的性能。该平台对于课题组设计的Mesh结构的NoC进行了功能验证和性能*估。

  主要处理包括平均网络吞吐量和最近收到的80个数据包从发送端到接收端的网络平均延时以及误码统计,下面简单介绍性能*估的方法:

  1)网络平均吞吐量 对于TR收集到的收包个数通过PC读取之后,绘制性能曲线图。以归一化仿真时间为基准,以相同时间段中收集的数据包数目作为网络总吞吐量。

  式中,总运行时间xlO%表示取归一化时延的l/l0。

  图4给出了在不同流量模型下,每包4个数据片时,所设计NoC的网络平均吞吐量。


  2)平均网络延迟 对于TR收集到的最近80个数据包从发送端到接收端的延迟信息,以归一化仿真时间为基准,计算平均网络延迟:

  式中,P是发包总数,每个包的延迟为Li,那么Latency就是一段时间内的平均网络延迟。

  图5给出了在不同流量模型下,在相同仿真时间段中接收到的数据包的平均网络延迟。图6给出了在相同的流量模型-均匀地址,自相似流量模型下,在相同仿真时间段中,对于每包分片不同时的平均网络延迟。



  3)误码统计 表l给出了误码个数统计表,这里所设计的NoC是有保障服务,因此,在NoC运行过程中并不产生误码。验证结果与实际设计相一致。


  4 结束语

  本文提出了一种基于FPGA的NoC验证平台。详细讨论了该验证平台中FPGA硬件平台和NoC软件的基本功能,并阐述了TG/R,MPU,MPI以及NoC软件的可重用性等特点。通过一个实例仿真验证的结果说明了该验证平台的基本功能和优越性。目前正在开发不同参数化的流量模型,以便将该平台用于对各种不同NoC的验证。(电子设计工程 作者:韩高飞 杜慧敏 蒋 林 韩俊刚)


上一页  [1] [2] [3] 


Tag:EDA/PLDeda技术,eda技术实用教程EDA/PLD
分类导航
最新更新
热门排行