用多片FPGA 进行ASIC 设计验证的分区和综合技术

文章摘要：所以要真正解决问题，就需要把FPGA 分割和综合结合起来，并且在RTL 级就完成分割。结合Certify软件就能做到这样。这避免了反复的浪费时间，加快了原型验证，缩短了验证的开发周期，使产品更快的推向市场。Certify 是建立在Synplify 综合技术上的，Synplify 的核心算法包括了适合每种FPGA 特殊结构的综合算法，它的时序驱动的综合算法使设计可以达到尽可能高的系统速度。这种综合算法的内核被扩展到了运用独特的分割驱动综合算法的Certify 中。有了这种方法，综合过程就基于一个确定的分割。在多片FPGA 之间的时间预算自动的被包含在分割驱动的综合算法中。这个方法是Certify

用多片FPGA 进行ASIC 设计验证的分区和综合技术,标签：fpga是什么,fpga教程,http://www.88dzw.com
所以要真正解决问题，就需要把FPGA 分割和综合结合起来，并且在RTL 级就完成分割。结合Certify软件就能做到这样。这避免了反复的浪费时间，加快了原型验证，缩短了验证的开发周期，使产品更快的推向市场。
Certify 是建立在Synplify 综合技术上的，Synplify 的核心算法包括了适合每种FPGA 特殊结构的综合算法，它的时序驱动的综合算法使设计可以达到尽可能高的系统速度。
这种综合算法的内核被扩展到了运用独特的分割驱动综合算法的Certify 中。有了这种方法，综合过程就基于一个确定的分割。在多片FPGA 之间的时间预算自动的被包含在分割驱动的综合算法中。
这个方法是Certify 解决方案的核心，提高了验证的性能，并使得设计者可以在几乎相当于实时的速度中对其设计进行验证。
Certify 的综合引擎，基于已经验证的Synplify 技术，可以处理超过100 万门的设计。它同样有能力进行快速综合。工作在450MHZ，1G 内存的PC 平台上的综合测试，Cerity 综合分割100 万门的设计到几个FPGA 器件中不多于9 小时。
Certify 用户接口
Certify 提供了简单易用的图形用户界面（如图3），用户可以快速的产生合理的分割，并可以估计验
证的速度和效率。Certify 利用成功的HDL 分析器，自动由HDL 代码产生RTL 图，并将二者都在窗口显示。
其他的窗口显示系统验证板和FPGA 的图形说明。
Certify 中要首先要估计设计中每个模块的面积和I/O 数。这个估计是通过调用估计模式下的综合引擎
实现的；估计的结果作为RTL 块图的标注显示。

用户通过从RTL 图中选择块并把他们拖曳到目标FPGA 器件中实现分割。Certify 直接为每个器件提供I/O 和面积利用率的百分比的反馈信息。这就使用户可以完全控制分配及分割结果的快速反馈。然后设计者可以利用这个信息把选中的模块分配到最合适的FPGA 中去，同时又保证分割的结果对面积和I/O 利用而言是合理的。
当分配完成后，Certify 利用物理分割信息驱动综合算法。这些选择会影响电路的实现。因此当把片内
和片外的延迟及板子上的延迟时计算在内时，时序中的关键路径能够被优化。
不改变RTL 源代码而进行逻辑复制
为了增加验证性能并将FPGA 之间的互连最少，Certify 让设计者不改变HDL 源代码而复制逻辑。例如在图4－a 中，解码器的16 位输出驱动三片FPGA 中的逻辑。板子上的总线布线会导致系统速度降低，会产生版图设计的问题并需要大量的利用珍贵的I/O 资源。
相反的，在图4b 中，解码器可以被复制在三个FPGA 中的每一个。尽管这样做会增加总的芯片面积，却减少了板子之间的互联并大大的减少了I/O 的需求。在Certify 中，这个复制可以通过简单的在RTLCertify 用户接口Certify 提供了简单易用的图形用户界面（如图3），用户可以快速的产生合理的分割，并可以估计验证的速度和效率。Certify 利用成功的HDL 分析器，自动由HDL 代码产生RTL 图，并将二者都在窗口显示。其他的窗口显示系统验证板和FPGA 的图形说明。
Certify 中要首先要估计设计中每个模块的面积和I/O 数。这个估计是通过调用估计模式下的综合引擎
实现的；估计的结果作为RTL 块图的标注显示。

用户通过从RTL 图中选择块并把他们拖曳到目标FPGA 器件中实现分割。Certify 直接为每个器件提供I/O 和面积利用率的百分比的反馈信息。这就使用户可以完全控制分配及分割结果的快速反馈。
Certify 包含了强有力的“what－if”分析，用户可以通过它快速分析分割对面积和I/O 的影响。通过在设计模块上点鼠标右键调用“what－if”分析。利用选中的模块和所有以前分割的模块之间的互连情况，Certify 计算把选中的模块到分配到验证板上每个FPGA 时对面积和I/O 的影响，并把这个信息反馈给用户。然后设计者可以利用这个信息把选中的模块分配到最合适的FPGA 中去，同时又保证分割的结果对面积和I/O 利用而言是合理的。

上一页  [1] [2] [3]  下一页