基于模糊控制的迟早门同步器及其FPGA实现

[11-20 16:15:04] 来源：http://www.88dzw.com FPGA 阅读：8207次

文章摘要：表1 模糊控制规则表相位误差Δe(n-1)相位误差Δe(n)DCO调整幅度dNBNSZRPSPBNBPBPBPMPMPSNSPBPMPMPSPSZRPMPSZRNSNMPSNSNSNMNMNBPBNSNMNMNBNB由于模糊控制器输入变量模糊分割的相邻两个取值具有５０％的交叠，所以除个别点（０、±ａ／２、±ａ）以外的精确输入值都对应两条控制规则。模糊控制器输出变量的清晰化采用重心法。３模糊控制迟早门的ＦＰＧＡ实现在实际运用中，需要对接收到的１Ｍｂｐｓ高斯最小频移键控（Ｇａｕｓｓ－ＭＳＫ）信号进行符号同步，这就要求模糊控制单元的推理速度至少为１ＭＦＬＩＰＳＦｕｚｚｙＬｏｇｉｃａｌＩｎｆ

基于模糊控制的迟早门同步器及其FPGA实现,标签：fpga是什么,fpga教程,http://www.88dzw.com

表1 模糊控制规则表相位误差Δe(n-1)

相位误差Δe(n)	DCO调整幅度d	NB	NS	ZR	PS	PB
	NB	PB	PB	PM	PM	PS
	NS	PB	PM	PM	PS	PS
	ZR	PM	PS	ZR	NS	NM
	PS	NS	NS	NM	NM	NB
	PB	NS	NM	NM	NB	NB

由于模糊控制器输入变量模糊分割的相邻两个取值具有５０％的交叠，所以除个别点（０、±ａ／２、±ａ）以外的精确输入值都对应两条控制规则。模糊控制器输出变量的清晰化采用重心法。

３模糊控制迟早门的ＦＰＧＡ实现

在实际运用中，需要对接收到的１Ｍｂｐｓ高斯最小频移键控（Ｇａｕｓｓ－ＭＳＫ）信号进行符号同步，这就要求模糊控制单元的推理速度至少为１ＭＦＬＩＰＳＦｕｚｚｙＬｏｇｉｃａｌＩｎｆｅｒｅｎｃｅｓｐｅｒＳｅｃｏｎｄ　。显然，对这样的推理速度指标，用软件在一般的通用处理器上是很难实现的。因此，模糊控制迟早门必须使用硬件来实现。ＦＰＧＡ是一种廉价的半定制大规模集成电路，它的开发工具可以在ＰＣ机上运行。ＦＰＧＡ具有密度高、结构灵活、设计时间短和可编程等优点，非常适合用于模糊迟早门的硬件验证。

一个典型的模糊控制器通常由包含控制规则的知识库、模糊推理单元以及与外部接口的模糊化单元、清晰化单元组成。自１９８５年以来人们在模糊控制器的硬件实现方面已经做了很多工作，用数字电路实现模糊控制器已经有非常成熟的设计方案。这些方案将模糊控制器的四个基本单元用数字电路一一实现，模糊推理速度也可以达到１ＭＦＬＩＰＳ以上。但是在模糊控制迟早门中，模糊控制器只是其中的一部分，迟早门也只是整个接收机中的一个单元。如果采用通用的设计方案，最后实现的模糊控制迟早门占用ＦＰＧＡ的逻辑单元必然很多，致使整个接收机占用的芯片面积很大，而且模糊控制器在迟早门中的功能比较单一，无法实现复用。因此，模糊控制迟早门中的模糊控制器不适于用通常的设计方案。为了减小占用的芯片面积，模糊控制器采用了如下的设计思路：首先，确定输入输出精确量的比特数；然后离线计算模糊控制表，即获得一张输入输出精确量之间的真值表；最后，将这张真值表化简为逻辑方程。这样，模糊控制器就可以用简单的组合逻辑来实现。获得逻辑方程后，可以用硬件描述语言编写程序，然后在ＦＰＧＡ开发系统中对编好的程序和描述迟早门其它部分的程序进行编译。如果编译成功，ＦＰＧＡ开发系统会生成一个ＦＰＧＡ芯片的配置文件，将这个配置文件通过配置电缆下载到芯片里，就能最终得到一个实现模糊控制迟早门的芯片。

上一页 [1] [2] [3] 下一页

Tag:FPGA，fpga是什么,fpga教程，FPGA

《基于模糊控制的迟早门同步器及其FPGA实现》相关文章

编辑推荐

分类导航